[发明专利]一种可动态配置的多核处理器容错系统

权利要求书

1.一种可动态配置的多核处理器容错系统，所述多核处理器为可重配置的三个处理器，其特征在于，该多核处理器容错系统通过三个处理器的配置静态配置为常规容错模式、可靠容错模式或性能模式，然后根据模式切换寄存器的模式切换命令使得多核处理器容错系统在常规容错模式、可靠容错模式、性能模式之间相互切换，最后根据所要切换的模式对三个处理器进行相应的配置；

当多核处理器容错系统切换至常规容错模式时，将三个处理器设置为双模锁步架构和单核独立运行的组合；当多核处理器容错系统切换至可靠容错模式时，将三个处理器设置组成为三模冗余；当多核处理器容错系统切换至性能模式时，将三个处理器设置为三核独立运行；

所述常规容错模式采用双核锁步容错方法，将三个处理器设置为双模锁步架构和单核独立运行的组合，基于checkpoint的方法，双模锁步架构的两个处理器以主从模式运行，形成自监控对，从处理器接收与主处理器相同的输入数据流，执行相同的操作，同时从处理器作为检查器，检查主处理器输出数据流的正确性并在主从处理器lockstep模块内进行比较后输出，同时对检查得到的正确状态进行实时的状态保存，当出现故障时，对主处理器和从处理器进行复位和状态加载；

所述可靠容错模式即三模冗余模式，三模冗余的三个处理器都有相同的主处理器输入数据流，该输入数据流经过奇偶校验编码进行容错，每1bit数据流输出经过三模多数投票表决后给到主处理器的对外输出信号；

所述性能模式下三个处理器独立工作，所述三个处理器的数据流的输入端选择每个处理器独立的输入，输出端每个处理器独立输出。

2.如权利要求1所述的一种可动态配置的多核处理器容错系统，其特征在于，当进行三模冗余模式时，当检测到有一个处理器的输出与其他两个处理器的输出不一致时，记录下当前出错处理器的出错次数，即出错计数器在每次记录到出错后加1，当出错计数器计数到一个可配置的值时，判定此处理器已经与其他两个处理器失步运行，通过复位重新加载正确状态完成再同步。

3.如权利要求1所述的一种可动态配置的多核处理器容错系统，其特征在于，性能模式与常规容错模式切换具体为：设系统开始时刻T0，三个处理器分别为CPU0、CPU1和CPU2，CPU0和CPU1独立运行代码，T1时刻对各自的运行状态进行checkpoint保存，CPU0保存状态checkpoint A1，CPU1保存状态checkpoint B1，用于后续的状态切换或者恢复；在T1~T2之间，CPU0和CPU1收到了双模冗余模式切换命令，但该命令在此时刻并没有生效，在T2时刻，CPU0执行了checkpointA2，A3的操作，CPU1执行了checkpointB2，B3的操作；T3时刻模式切换命令生效，将CPU1的输入信号切换成CPU0的输入，输出与CPU0进行错误监控对，对CPU0和CPU1同时进行复位，并且加载主核CPU0在发起模式切换命令之前保存的checkpointA1状态，CPU0和CPU1在复位后从0x0地址取回checkpointA1保存的下一个指令的地址，完成模式切换，运行常规容错模式。

4.如权利要求1所述的一种可动态配置的多核处理器容错系统，其特征在于，性能模式与可靠容错模式切换具体为：设系统开始时刻T0，三个处理器分别为CPU0、CPU1和CPU2独立运行代码，T1时刻对各自的运行状态进行checkpoint保存，CPU0保存状态checkpoint A1，CPU1保存状态checkpoint B1，CPU2保存状态checkpoint C1，用于后续的状态切换或者恢复；在T1~T2之间，3个处理器收到了可靠容错模式切换命令，但该命令在此时刻并没有生效，在T2时刻，CPU0执行了checkpointA2，A3的操作，CPU1执行了checkpointB2，B3的操作，CPU2执行了checkpointC2，C3的操作；T3时刻模式切换命令生效，将CPU1，CPU2的输入信号切换成CPU0的输入，三个处理器的输出经过多数投票表决后输出，对三个处理器同时进行复位，并且加载主核CPU0在发起模式切换命令之前保存的checkpointA1状态，CPU0、CPU1和CPU2在复位后从0x0地址取回checkpointA1保存的下一个指令的地址，完成模式切换，运行可靠容错模式。

5.如权利要求1所述的一种可动态配置的多核处理器容错系统，其特征在于，常规容错模式与可靠容错模式切换具体为：设系统开始时刻T0，三个处理器分别为CPU0、CPU1和CPU2，CPU0和CPU1以双模冗余方式运行代码，CPU2独立运行代码，T1时刻对各自的运行状态进行checkpoint保存，双模冗余模式保存状态checkpoint A1，CPU2保存状态checkpointC1，用于后续的状态切换或者恢复；在T1~T2之间，3个CPU收到了三模冗余可靠容错模式切换命令，但该命令在此时刻并没有生效，在T2时刻，双模冗余模式执行了checkpointA2，A3的操作，CPU2执行了checkpointC2，C3的操作；T3时刻模式切换命令生效，将CPU2的输入信号切换成双模冗余模式的输入，三个处理器的输出经过多数投票表决后输出，对三个处理器同时进行复位，并且加载双模冗余模式在发起模式切换命令之前保存的checkpointA1状态，CPU0、CPU1和CPU2在复位后从0x0地址取回checkpointA1保存的下一个指令的地址，完成模式切换，运行可靠容错模式。