[发明专利]分离栅闪存存储器单元及其制作方法

说明书

本发明公开一种分离栅闪存存储器单元及其制作方法，其中该分离栅闪存存储器单元包括一半导体基底，其上具有选择栅极氧化层和浮动栅极氧化层；一浮动栅极，在浮动栅极氧化层上；一橄榄球状氧化层，在浮动栅极上，其中浮动栅极包括在橄榄球状氧化层下方的尖端；一选择栅极，在选择栅极氧化层上并延伸到橄榄球状氧化层上；一栅极间层，在选择栅极和浮动栅极之间，其中栅极间层的厚度小于选择栅极氧化层的厚度；一源极区，设于半导体基底中并与浮动栅极相邻；以及一漏极区，设于半导体基底中并与选择栅极相邻。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改良的分离栅闪存存储器(split-gate flash memory)元件及其制作方法。

背景技术

已知，分离栅闪存存储器单元抹除操作是通过多晶硅浮动栅极(FG)的尖端(tip)对多晶硅选择栅(WL)的FN隧穿(Fowler-Nordheim Tunneling)来完成的。多晶硅浮动栅极的尖端对多晶硅选择栅的电场高于平面结构，因此可以达到更佳的抹除效率。

现有的分离栅闪存存储器单元通常能够通过2万次抹除写入循环的耐受测试，但是很难通过10万次抹除写入循环的耐受测试。因此，该技术领域仍需要一种改良的分离栅闪存存储器元件及其制作方法，能够克服现有技术的不足。

发明内容

本发明的主要目的在于提供一种改良的分离栅闪存存储器元件及其制作方法，以解决上述现有技术的不足与缺点。

本发明一方面提供一种形成分离栅闪存存储器单元的方法，包括：提供一半导体基底，其上具有在所述半导体基底的主表面上的第一氧化层，在所述第一氧化层上的多晶硅层，以及在所述多晶硅层上的硬掩模层，其中所述第一氧化层具有第一厚度；图案化所述硬掩模层，在所述硬掩模层中形成开口；氧化由所述硬掩模层中的开口暴露出的所述多晶硅层的一部分，以形成橄榄球状氧化层；去除所述硬掩模层；蚀刻未被所述橄榄球状氧化层覆盖的所述多晶硅层，从而在所述橄榄球状氧化层下方形成具有尖端的浮动栅极；部分蚀刻所述第一氧化层，在所述半导体基底上形成具有一剩余厚度的一剩余氧化层；形成第二氧化层，共形地覆盖所述剩余氧化层、所述浮动栅极的侧壁和所述橄榄球状氧化层的顶表面，其中所述第二氧化层具有第二厚度；进行氧化处理，在所述浮动栅极的侧壁上形成具有第三厚度的第三氧化层，在所述半导体基底上形成经由对所述第二氧化层和所述剩余氧化层氧化而成的具有第四厚度的第四氧化层，其中第四厚度大于第三厚度；在所述第三氧化层和所述第四氧化层上形成选择栅极，其中所述选择栅极延伸到橄榄球状氧化层上；以及在所述半导体基底中形成源极区和漏极区。

根据本发明实施例，所述第一厚度小于100埃，例如介于70～100埃。

根据本发明实施例，所述剩余厚度小于70埃，例如介于20～70埃。

根据本发明实施例，所述第二厚度小于180埃，例如介于120～180埃。

根据本发明实施例，所述第三厚度小于190埃，例如介于130～190埃。

根据本发明实施例，所述第四厚度小于200埃，例如介于140～200埃。

根据本发明实施例，形成所述第二氧化层，共形地覆盖所述第一氧化层、所述浮动栅极的侧壁和所述橄榄球状氧化层的上表面之后，该方法还包括：在所述浮动栅极的下部拐角的第二氧化层上形成间隙壁。

根据本发明实施例，在所述浮动栅极的下部拐角的所述第二氧化层上形成间隙壁的步骤包括：在所述第二氧化层上共形地沉积间隙壁材料层；以及各向异性地蚀刻所述间隙壁材料层。

根据本发明实施例，所述间隙壁材料层包括氮化硅层。

根据本发明实施例，所述硬掩模层包括氮化硅层。