[发明专利]一种功率半导体芯片元胞的热电耦合建模方法

权利要求书

1.一种功率半导体芯片元胞的热电耦合建模方法，其特征在于，包括以下步骤：

S1、基于芯片金属层和键合线布局特征，将功率半导体芯片划分为多元胞结构；

S2、提取芯片集总参数，采用最小二乘算法建立功率半导体芯片的电压-电流-温度三维模型；

S3、根据多元胞并联电路特征，将芯片集总参数转化为元胞分布参数，建立功率半导体元胞的电压-电流-温度三维模型；所述步骤S3中的功率半导体元胞的电压-电流-温度三维模型，根据多元胞并联电路特征，基于功率半导体芯片的电压-电流-温度三维模型进行提取，表达形式如下：

V_CEsat(I_{cell_i},T_{cell_i})＝AT_{cell_i}+V_ce0+(BT_{cell_i}+r₀)(N_xN_yI_{cell_i})^C

其中，I_{cell_i}为功率半导体元胞i的电流，T_{cell_i}为功率半导体元胞i的温度；N_x、N_y分别表示功率半导体芯片划分成多元胞结构的横向数量和纵向数量；V_CEsat为功率半导体芯片饱和通态电压降，V_ce0为功率半导体芯片的偏置电压，r₀为功率半导体芯片的动态电阻；A、B为与温度有关的待定常数；

S4、由元胞的电压-电流-温度三维模型，采用数学插值算法求出任一温度分布下元胞电流分配比例和相应损耗；所述步骤S4中的任一温度分布下元胞电流分配比例和相应损耗求解过程为：首先转化功率半导体元胞的电压-电流-温度三维模型为电流-电压-温度模型，使其表达式如下：

然后对于任一温度分布，可得功率半导体芯片电流I_chip下的元胞电流与相应损耗分布，其求解表达形式如下：

P_{cell_i}＝I_{cell_i}V_CEsat

其中，P_{cell_i}为功率半导体元胞i的损耗；I_chip为功率半导体芯片的集电流；C为与电流有关的待定常数；

S5、各元胞损耗所形成的二维温度分布场线性叠加得到芯片整体温度梯度；所述步骤S5具体为：采用傅里叶级数快速算法，可得坐标为(X_ci,Y_ci)的功率半导体元胞i形成的温升△T_{cell_i}，

其求解表达形式如下：

其中，W_cell、L_cell分别为功率半导体元胞的宽度和长度，m、n分别为傅里叶级数项，A_m、B_n分别为与m、n相关的待定系数，△T_{cell_i}(x,y)为功率半导体元胞i在坐标(x,y)处引起的温升；

各功率半导体元胞形成的温升△T_{cell_i}(x,y)线性叠加后可得芯片整体温度梯度，其求解表达形式如下：

其中，T_a为环境温度，T_j(x,y)为功率半导体芯片在(x,y)坐标处的温度；

S6、判断芯片整体温度梯度偏差小于某预设值则认为收敛，否则重复步骤S4、S5直至收敛，所得温度分布为功率半导体芯片元胞的热电耦合交互结果；所述步骤S6中的芯片整体温度梯度偏差计算过程，首先芯片整体基于环境温度T_a形成初始正向导通电压降V_CEsat⁽⁰⁾，因此产生的热损耗P⁽⁰⁾在芯片表面形成温度场分布T_j⁽⁰⁾(x,y)；然后芯片各元胞(X_ci,Y_ci)基于本地温度T_j⁽⁰⁾(X_ci,Y_ci)形成新的芯片导通压降V_CEsat⁽¹⁾，由此各元胞产生的本地热损耗P_{cell_i}⁽¹⁾形成的温升△T_{cell_i}⁽¹⁾(x,y)线性叠加，形成新的温度场分布T_j⁽¹⁾(x,y)及V_CEsat⁽²⁾，其中V_CEsat⁽²⁾为第2次迭代时所有功率半导体元胞并联形成的饱和通态电压降；以此过程迭代，重复步骤S4、S5，直至第k次迭代后V_CEsat^(k+1)偏差小于某特定预设值，此时T_j^(k)(x,y)即为功率半导体芯片元胞热电交互后的芯片温度场结果；第k次迭代过程采用的数学表达式为：

其中，P_{cell_i}^(k)为第k次迭代时功率半导体元胞i的损耗，I_{cell_i}^(k)、I_{cell_i}^(k+1)分别为第k次、第(k+1)次迭代时功率半导体元胞i的电流，V_CEsat^(k)、V_CEsat^(k+1)分别为第k次、第(k+1)次迭代时所有功率半导体元胞并联形成的饱和通态电压降，△T_{cell_i}^(k)(x,y)为第k次迭代时功率半导体元胞i在坐标(x,y)处引起的温升，A_m^(k)、B_n^(k)分别为第k次迭代时与m、n相关的待定系数，为第k次迭代时功率半导体芯片在(x,y)坐标处的温度，T_{cell_i}^(k)为第k次迭代时功率半导体元胞i的温度；

S7、提取不同电流下的芯片整体温度梯度，计算芯片所在功率模块在相应电流下的热阻。