[发明专利]基于碳化硅平面型MOS结构的PIN二极管

说明书

本发明涉及一种基于碳化硅平面型MOS结构的PIN二极管。其包括半导体衬底，在所述半导体衬底上设置P型阱区、N型阱区以及低掺杂本征半导体区，P型阱区通过低掺杂本征半导体区与N型阱区间隔，低掺杂本征半导体区分别与P型阱区、N型阱区邻接；还包括正极区结构、负极区结构以及分裂栅区结构，正极区结构与与P型阱区适配连接，负极区结构与N型阱区适配，分裂栅区结构位于正极区结构与负极区结构之间；本发明能有效地降低PIN二极管的开关损耗，提高PIN二极管的开关速度，还可以实现碳化硅PIN二极管的自修复，进而提高PIN二极管的电学性能。

技术领域

本发明涉及一种PIN二极管，尤其是一种基于碳化硅平面型MOS结构的PIN二极管。

背景技术

碳化硅（SiC）材料具有禁带宽度大、临界击穿场强高、热导率大、饱和电子漂移速度高和介电常数低等优点，被广泛应用于高频、大功率、耐高温、抗辐射等电子器件中。碳化硅PIN二极管在正向偏压下具有低导通电压，但在电流换向时会出现反向恢复电流，进而产生关断损耗功率。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种基于碳化硅平面型MOS结构的PIN二极管，其能有效地降低PIN二极管的开关损耗，提高PIN二极管的开关速度，还可以实现碳化硅PIN二极管的自修复，进而提高PIN二极管的电学性能。

按照本发明提供的技术方案，所述基于碳化硅平面型MOS结构的PIN二极管，在所述PIN二极管的截面上，包括半导体衬底，在所述半导体衬底上设置P型阱区、N型阱区以及低掺杂本征半导体区，P型阱区通过低掺杂本征半导体区与N型阱区间隔，低掺杂本征半导体区分别与P型阱区、N型阱区邻接；

还包括正极区结构、负极区结构以及分裂栅区结构，正极区结构与与P型阱区适配连接，负极区结构与N型阱区适配，分裂栅区结构位于正极区结构与负极区结构之间；

所述分裂栅区结构包括位于N型阱区上的第一绝缘介电层、设置于所述P型阱区上的第二绝缘介电层，所述第一绝缘介电层与N型阱区接触，第二绝缘介电层与P型阱区接触；在第一绝缘介电层上设置第一栅极多晶硅层，在第二绝缘介电层上设置第二栅极多晶硅层，在第一栅极多晶硅层上设置第一栅极金属层，在第二栅极多晶硅层上设置第二栅极金属层，第一栅极金属层与第二栅极金属层间电连接，且第一栅极金属层与第一栅极多晶硅层欧姆接触，第二栅极金属层与第二栅极多晶硅层欧姆接触。

所述正极区结构包括设置于P型阱区内的N型轻掺杂区以及P型重掺杂正极区，在所述N型轻掺杂区内设置N型重掺杂正极区，P型重掺杂正极区位于N型重掺杂正极区的外侧，所述N型重掺杂正极区、P型重掺杂正极区均与P型阱区上方的正极金属层欧姆接触。

所述负极区结构包括设置N型阱区内的P型轻掺杂区以及N型重掺杂负极区，在所述P型轻掺杂区内设置P型重掺杂负极区，N型重掺杂负极区位于P型重掺杂负极区的外侧，所述N型轻掺杂负极区、P型重掺杂负极区均与N型阱区上的负极金属层欧姆接触。

所述半导体衬底包括SiC衬底。

所述正极金属层、第一栅极金属层、第二栅极金属层为同一工艺步骤层，且正极金属层、第一栅极金属层、第二栅极金属层相对应的材料包括铜或铝。

所述负极金属层、第一栅极金属层、第二栅极金属层为同一工艺步骤层，且负极金属层、第一栅极金属层、第二栅极金属层相对应的材料包括铜或铝。

本发明的优点：通过采用N型轻掺杂区以及P型轻掺杂区可以有效地降低MOS晶体管的栅沟道比导通电阻，当形成PIN二极管的正极金属层接通正向电压时，会形成正向导通；当形成PIN二极管的负极金属层接通反向电压时，会形成反向截止，若对MOS晶体管的栅电极加电压，使得MOS晶体管的栅沟道导通，便会在栅沟道处形成PIN二极管的正向导通，即所形成的PIN二极管可以有效地降低开关损耗和提高开关速度，还可以实现自修复，进而提高该半导体器件的电学性能。

附图说明