[发明专利]封装结构和其制造方法在审
申请号: | 202110030516.0 | 申请日: | 2021-01-11 |
公开(公告)号: | CN113571489A | 公开(公告)日: | 2021-10-29 |
发明(设计)人: | 黄文宏 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 制造 方法 | ||
提供一种封装结构和用于制造封装结构的方法。所述封装结构包含衬底、至少一个重布结构、至少一个电子组件和至少一个半导体裸片。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述至少一个重布结构安置于所述衬底的所述第一表面上。所述至少一个电子组件安置于所述衬底的所述第一表面上。所述至少一个半导体裸片安置于所述至少一个重布结构上且通过所述衬底电连接到所述至少一个电子组件。
技术领域
本发明涉及一种封装结构和制造方法,且涉及包含通过衬底电连接到至少一个电子组件的至少一个半导体裸片的封装结构以及用于制造所述封装结构的方法。
背景技术
半导体封装结构可以包含有源半导体裸片和电子组件(例如,无源组件)。从有源半导体裸片到电子组件的电连接路径可能较长,这可导致较大的信号损失。较长的电连接路径可能不利地影响半导体封装结构的电学性质。为了减少信号损失,应当缩短电连接路径。
发明内容
在一些实施例中,一种封装结构包含衬底、至少一个重布结构、至少一个电子组件和至少一个半导体裸片。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述至少一个重布结构安置于衬底的第一表面上。所述至少一个电子组件安置于衬底的第一表面上。所述至少一个半导体裸片安置于所述至少一个重布结构上且通过衬底电连接到所述至少一个电子组件。
在一些实施例中,一种封装结构包含衬底、重布结构和多个电子组件。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述重布结构安置于衬底的第一表面上。从俯视图看,重布结构的面积小于衬底的面积。所述多个电子组件安置于衬底的第一表面上且电连接到衬底。
在一些实施例中,一种用于制造封装结构的方法包含:(a)提供具有第一表面和与第一表面相对的第二表面的衬底,其中所述衬底包含至少一个导电衬垫;(b)将接合层附接在重布结构上;以及(c)通过接合层将重布结构附接在衬底的所述至少一个导电衬垫上。
附图说明
当结合附图阅读时,从以下具体实施方式易于理解本发明的一些实施例的各方面。应注意,各种结构可能未按比例绘制,且出于论述清楚起见,可任意增大或减小各种结构的尺寸。
图1说明根据本发明的一些实施例的封装结构的截面图。
图2A说明根据本发明的一些实施例的封装结构的实例的俯视图。
图2B说明根据本发明的一些实施例的封装结构的另一实例的俯视图。
图2C说明根据本发明的一些实施例的封装结构的另一实例的俯视图。
图3说明根据本发明的一些实施例的封装结构的截面图。
图4说明根据本发明的一些实施例的封装结构的截面图。
图5说明根据本发明的一些实施例的封装结构的截面图。
图6说明根据本发明的一些实施例的封装结构的截面图。
图7A说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
图7B说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
图7C说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
图7D说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
具体实施方式
贯穿图式和具体实施方式使用共用参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本发明的实施例。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110030516.0/2.html,转载请声明来源钻瓜专利网。