[发明专利]多画面拼接方法、装置、计算机设备和存储介质在审
申请号: | 202110032353.X | 申请日: | 2021-01-11 |
公开(公告)号: | CN112887635A | 公开(公告)日: | 2021-06-01 |
发明(设计)人: | 许裕锋;刘海涛 | 申请(专利权)人: | 深圳市捷视飞通科技股份有限公司 |
主分类号: | H04N5/268 | 分类号: | H04N5/268;H04N5/262;H04N5/265;H04N7/15 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 纪婷婧 |
地址: | 518051 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 画面 拼接 方法 装置 计算机 设备 存储 介质 | ||
本申请涉及一种多画面拼接方法、装置、计算机设备和存储介质。所述方法包括:获取多路子视频源和待拼接的多画面的布局信息。将子视频源分配至不同的处理器,通过处理器根据布局信息分别对子视频源对应的子视频图像进行缩放处理;处理器包括主处理器和从处理器。将从处理器缩放处理后的子视频图像发送至主处理器。通过主处理器对子视频图像进行多画面拼接。采用本方法能够降低多画面时延。
技术领域
本申请涉及多媒体通信技术领域,特别是涉及一种多画面拼接方法、装置、计算机设备和存储介质。
背景技术
随着视频会议技术的发展,出现了多画面技术。一路视频流中包括两个或两个以上的场景,叫做多画面。通过多画面,视频会议的各分会场可以同时看到来自其他不同分会场的视频场景,便于视频会议的顺利举行。传统技术中,通常采用FPGA(FieldProgrammable Gate Array,现场可编程逻辑门阵列)进行多画面拼接,将本地摄像机输出的视频图像和接收到的远端视频图像,采集进FPGA。FPGA进行多画面拼接后,再输出给处理器进行处理。
然而,传统的多画面拼接方法,需要处理器将远端视频流解码为视频图像,再将视频图像进行信号转换并传输至FPGA。当FPGA完成多画面拼接后,又需要输出给处理器进行相应处理,从而导致多画面的时延较高,尤其是当拼接多路视频图像时,时延更为明显。
发明内容
基于此,有必要针对上述技术问题,提供一种能够降低多画面时延的多画面拼接方法、装置、计算机设备和存储介质。
一种多画面拼接方法,所述方法包括:
获取多路子视频源和待拼接的多画面的布局信息;
将所述子视频源分配至不同的处理器,通过所述处理器根据所述布局信息分别对所述子视频源对应的子视频图像进行缩放处理;所述处理器包括主处理器和从处理器;
将所述从处理器缩放处理后的所述子视频图像发送至所述主处理器;
通过所述主处理器对所述子视频图像进行多画面拼接。
在其中一个实施例中,所述子视频源为本地摄像机所采集的子视频信号,所述将所述子视频源分配至不同的处理器,包括:
确定所述子视频信号的第一信号类型、视频分配器所支持的第二信号类型、以及所述处理器所支持的第三信号类型;
当所述第一信号类型与所述第二信号类型不一致时,将所述第一信号类型的子视频信号的转换为所述第二信号类型的子视频信号;
通过所述视频分配器,对所述第二信号类型的子视频信号进行分配处理;
将分配处理后的所述第二信号类型的子视频信号转换为所述第三信号类型的子视频信号;
将所述第三信号类型的子视频信号分配至对应的处理器。
在其中一个实施例中,所述子视频信号包括SDI视频信号、HDMI视频信号和VGA视频信号中的至少一种。
在其中一个实施例中,所述子视频源为远端设备通过网络所发送过来的子视频码流,所述获取多路子视频源,包括:
通过所述主处理器获取远端设备通过网络所发送过来的子视频码流;
所述将所述子视频源分配至不同的处理器,包括:
通过所述主处理器将部分所述子视频码流分配至所述从处理器;
所述方法还包括:
通过所述主处理器和所述从处理器分别对所述子视频码流进行解码,获得对应的子视频图像。
在其中一个实施例中,所述通过所述处理器根据所述布局信息分别对所述子视频源对应的子视频图像进行缩放处理,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市捷视飞通科技股份有限公司,未经深圳市捷视飞通科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110032353.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电池包涂胶方法及系统
- 下一篇:一种水刺无纺布制作成型工艺