[发明专利]低导通电阻沟槽型功率半导体器件的制备方法

说明书

本发明涉及一种沟槽型功率半导体器件的制备方法，尤其是一种低导通电阻沟槽型功率半导体器件的制备方法。本发明通过在元胞沟槽的槽底注入第一导电类型杂质离子，以能在元胞沟槽槽底的下方得到优化注入区，通过优化注入区能降低第一导电类型外延层的电阻率，使得导通电阻降低幅度远大于击穿电压的幅度，保证了击穿电压耐量的同时导通电阻有效的降低。在击穿电压有3%~5%余量的情况下，能优化15%~20%的导通电阻，此方法仅增加一步离子注入的工艺，工艺流程简单且制造成本也不会很高的增加，与现有工艺兼容，安全可靠。

技术领域

本发明涉及一种沟槽型功率半导体器件的制备方法，尤其是一种低导通电阻沟槽型功率半导体器件的制备方法。

背景技术

随着半导体集成电路的不断发展，芯片尺寸不断缩小，工作电压也越来越小，因此，对电源管理的要求越来越高，尤其是低压直流-直流降压转换的效率。高效率小体积开关模式的电源运用普及，在PC、笔记本电脑领域，同时电动车、油电混合车(新能源车)、快速充电、无线充电等领域应用也正在快速兴起。几乎所有的这些领域使用的电源，都会用到功率MOSFET，而沟槽功率MOSFET器件则是这个大家庭的重要成员之一。

众所周知，对于沟槽MOSFETT来讲，导通电阻体现了功率半导体器件的导通能力，导通电阻的优化，可以使通态功耗降低，能源的节约，但是往往在优化的同时，击穿电压的降低幅度远远大于导通电阻优化的幅度，导致击穿电压耐量不够。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种低导通电阻的沟槽型功率半导体器件的制备方法，其通过在元胞沟槽的槽底离子注入，降低了外延层电阻率，使得导通电阻降低幅度远大于击穿电压的幅度，保证了击穿电压耐量的同时有效降低导通电阻。

按照本发明提供的技术方案，一种低导通电阻沟槽型功率半导体器件的制备方法，所述功率半导体器件的制备方法包括如下步骤：

步骤1、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面以及与第一主面相对应的第二主面，在所述第一主面与第二主面间包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层；

步骤2、在第一主面上设置掩膜层，所述掩膜层覆盖在第一主面上；选择性地掩蔽和刻蚀所述掩膜层，并利用刻蚀后的掩膜层对第一导电类型外延层进行沟槽刻蚀，以能制备得到若干所需的元胞沟槽；

步骤3、利用掩膜层的遮挡，在上述第一主面上方进行第一导电类型杂质离子的注入，以能在元胞沟槽槽底的正下方制备得到优化注入区；

步骤4、去除上述掩膜层，在上述第一主面上进行所需的热氧化工艺，以能在元胞沟槽的侧壁以及底壁制备得到绝缘栅氧化层，所述绝缘栅氧化层覆盖元胞沟槽的侧壁以及底壁；

步骤5、在上述元胞沟槽内填充得到栅极导电多晶硅，所述栅极导电多晶硅通过绝缘栅氧化层与元胞沟槽的侧壁以及底壁绝缘隔离；

步骤6、在上述第一主面上进行离子注入，以在第一导电类型外延层内得到第二导电类型阱层，所述第二导电类型阱层位于元胞沟槽槽底的上方，且能在第二导电类型阱层内制备得到第一导电类型源区，所述第一导电类型源区与邻近元胞沟槽外上方的侧壁接触；

步骤7、在上述第一主面上淀积得到绝缘介质层，所述绝缘介质层覆盖在第一主面上，且绝缘介质层覆盖元胞沟槽的槽口；

步骤8、制备所需的源极接触孔，所述源极接触孔贯通绝缘介质层；

步骤9、在绝缘介质层上设置金属层，所述金属层包括源极金属层，所述源极金属层覆盖在绝缘介质层上，并能填充在源极接触孔内，填充在源极接触孔内的源极金属层与第二导电类型阱层以及第一导电类型源区欧姆接触；

步骤10、在第二主面上制备得到漏极金属层，所述漏极金属层与第一导电类型衬底欧姆接触。

所述半导体基板的材料包括硅。

步骤3中，第一导电类型杂质离子注入时，注入的能量为25KEV~35KEV，剂量为9e11~1.7e12。