[发明专利]一种降低JFET区和积累区电阻的VDMOS结构及方法

权利要求书

1.一种降低JFET区和积累区电阻的VDMOS结构，其特征在于，包括N+衬底(1)：

所述N+衬底(1)的上表面设置有N漂移区(2)，所述N漂移区(2)的内部呈等间距设置有多个P形基区(3)，相邻的所述P形基区(3)之间通过所述N漂移区(2)将多个所述P形基区(3)隔离，相邻的所述P形基区(3)之间设置有栅极氧化层(7)，所述栅极氧化层(7)的下表面且位于相邻的所述P形基区(3)的边缘延伸至所述P形基区(3)的内部，所述栅极氧化层(7)的上表面设置有多硅晶栅极(8)，且多硅晶栅极(8)的中部断开，以形成有多晶硅栅注入窗口，每个所述多硅晶栅极(8)的外侧设置有介质氧化层(9)，并保留多晶硅栅注入窗口，所述多晶硅栅注入窗口的下方且与所述N漂移区(2)的连接处设置有第二N+有源区(6)，并在所述第二N+有源区(6)的下方保留JFET区(10)，所述P形基区(3)的顶部沿横向排布有第一N+有源区(5)、P+有源区(4)和第一N+有源区(5)，两个所述第一N+有源区(5)之间形成连接孔，所述第一N+有源区(5)、所述多晶硅栅注入窗口和所述介质氧化层(9)的上方均形成有介质区(11)，所述介质区(11)的上方设置有源级金属(12)，所述源级金属(12)的一端穿过所述介质区(11)插接于所述连接孔中，所述源级金属(12)位于所述连接孔内部的一端与所述P+有源区(4)抵接、且表面与两个所述第一N+有源区(5)相连接。

2.根据权利要求1所述的一种降低JFET区和积累区电阻的VDMOS结构，其特征在于，所述N+衬底(1)的下方设置有漏极(13)。

3.根据权利要求1所述的一种降低JFET区和积累区电阻的VDMOS结构，其特征在于，所述N漂移区(2)在所述N+衬底(1)的上表面通过化学气相淀积法进行生成。

4.根据权利要求1所述的一种降低JFET区和积累区电阻的VDMOS结构，其特征在于，所述JFET区(10)和积累区对导通电阻的影响占比应在10％～20％。

5.一种降低JFET区和积累区电阻的VDMOS结构的方法，应用于权利要求1～4任一项所述的一种降低JFET区和积累区电阻的VDMOS结构，其特征在于，包括以下步骤：

S1，设置掺杂区，在N+衬底(1)的上表面通过化学气相淀积法生长N漂移区(2)；

S2，第一次光刻，通过光刻工艺在N飘移区(2)的顶部光刻出P形基区(3)注入窗口，通过离子注入法注入到N漂移区(2)后，形成P形基区(3)；

S3，第二次光刻，通过光刻工艺在P形基区(3)的顶部光刻出两个第一N+有源区(5)注入窗口和连接孔，并在连接孔的顶部光刻出P+有源区(4)注入窗口，通过离子注入法注入到P形基区(3)后，形成两个第一N+有源区(5)和P+有源区(4)；

S4，N漂移区(2)热氧化处理，对N漂移区(2)上表面进行热氧化处理，形成栅极氧化层(7)，将N型多晶硅淀积在部分栅极氧化层(7)上表面，形成多晶硅薄膜层，多晶硅薄膜层横跨在相邻的P形基区(3)之间且边缘延伸至P形基区(3)内，；

S5，第三次光刻，通过光刻工艺使多晶硅薄膜层形成多硅晶栅极(8)，并使部分多硅晶栅极(8)从中部断开，形成多硅晶栅极(8)注入窗口，并通过光刻工艺，对多硅晶栅极(8)注入窗口同时注入N型重掺杂，分别形成第二N+有源区(6)及JFET区(10)；

S6，多硅晶栅极(8)热氧化处理，在多硅晶栅极(8)的上表面进行热氧化处理，形成介质氧化层(9)；

S7，第四次光刻，通过光刻工艺使介质氧化层(9)从中部断开，以使保留多硅晶栅极(8)注入窗口；

S8，介质区(11)沉积，在第一N+有源区(5)、多晶硅栅注入窗口和介质氧化层(9)上表面沉积介质区(11)；

S9，第五次光刻，通过光刻工艺对介质区(11)刻蚀与连接孔相连通的通孔；

S10，源极金属处理，在介质区(11)上表面和通孔区域上表面沉积金属层，金属层通过穿过通孔区域进入连接孔与P+有源区(4)和第一N+有源区(5)连接形成源极金属(12)；

S11，设置接触窗口，去除N+衬底(1)的背面设置金属材料层形成漏极(13)。