[发明专利]一种优化显示效果的GIP电路及驱动方法

说明书

本发明公布一种优化显示效果的GIP电路及驱动方法，其中GIP电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14和电容；晶体管T1的控制端连接栅极线G(n‑4)，晶体管T2的输入端连接电压信号VGH，晶体管T3的控制端连接时钟信号CK(n)，晶体管T4的输入端连接时钟信号CKn，晶体管T6的输出端连接电压信号VGL，晶体管T7连接电压信号VGL，晶体管T8连接栅极线G(n+4)，晶体管T9连接时钟信号CK(n+4)；上述技术方案通过抑制晶体管T5、晶体管T8和晶体管T12的漏电流，使得Q点无漏电的路径，栅极线G(n)的输出波形不会失真。

技术领域

本发明涉及显示屏技术领域，尤其涉及一种优化显示效果的GIP电路及驱动方法。

背景技术

近年来，显示面板目前已进入产品多元化，由于产品的多样化应用与客端需求，显示面板在向着轻、薄、低功耗与低成本方面发展。

为了降低显示面板的制造成本并借以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极电路(即GIP电路)集成于平板显示面板上。GIP电路的输出波形易受晶体管的漏电影响，从而导致GIP电路的输出波形出现失真的情况。失真的输出波形又会造成显示面板内显示区域的晶体管开启和关闭出现问题，从而导致显示面板的显示出现异常。

发明内容

为此，需要提供一种优化显示效果的GIP电路及驱动方法，解决GIP电路的输出波形易受晶体管的漏电影响的问题。

为实现上述目的，本实施例提供了一种优化显示效果的GIP电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14和电容；

所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号VGH，所述晶体管T1的输出端连接晶体管T2的控制端、晶体管T4的控制端、晶体管T5的输入端和晶体管T6的控制端；

所述晶体管T2的输入端连接电压信号VGH，所述晶体管T2的输出端连接到晶体管T10的输入端和晶体管T5的输出端相连接的线路上，所述晶体管T2的输出端还连接到晶体管T8的输出端和晶体管T11的输入端相连接的线路上；

所述晶体管T3的控制端连接时钟信号CK(n)，所述晶体管T3的输入端连接电压信号VGH，所述晶体管T3的输出端连接晶体管T5的控制端、晶体管T6的输入端、晶体管T7的控制端和晶体管T10的控制端；

所述晶体管T4的输入端连接时钟信号CKn，所述晶体管T4的输出端连接晶体管T7的输入端和栅极线G(n)；

所述电容的第一极板连接晶体管T4的控制端，所述电容的第二极板连接到晶体管T4的输出端和晶体管T7的输入端之间的线路上；

所述晶体管T6的输出端连接电压信号VGL，所述晶体管T7的输出端连接电压信号VGL；

所述晶体管T8的控制端连接栅极线G(n+4)，所述晶体管T8的输入端连接到晶体管T4的控制端和晶体管T5的输入端相连接的线路上；

所述晶体管T9的控制端连接时钟信号CK(n+4)，所述晶体管T9的输入端连接晶体管T10的控制端，所述晶体管T9的输出端连接电压信号VGL；

所述晶体管T10的输出端连接电压信号VGL；

所述晶体管T11的控制端连接栅极线G(n+4)，所述晶体管T11的输出端连接电压信号VGL；