[发明专利]一种功率模组制造方法及功率模组封装结构

说明书

本发明公开一种功率模组制造方法及功率模组封装结构，该功率模组制造方法包括：准备步骤、晶圆划片步骤、上载体步骤、第一互连步骤及第二互连步骤；该功率模组封装结构包括：载体；晶片堆叠体，其包括第一晶片，以及制备于第一晶片的顶部的第二晶片；第一晶片的顶部设有第一顶部电极，第二晶片的顶部设有第二顶部电极；第一晶片的底部固定于载体；第一电连接件，其将第一顶部电极与载体电连接；第二电连接件，其将第二顶部电极与第一顶部电极电连接。该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率模组制造方法及功率模组封装结构。

背景技术

现有的半导体功率模组，一般将两个或多个晶片焊在引线框架上，然后通过金属线实现晶片的电极之间的电性互连，以满足功率模组的功能设计需求。半导体封装产品(如半导体功率模组)的体积越小，越有利于提高器件的密集度、集成度。但是，现有技术中的功率模组的封装尺寸较大。

发明内容

本发明实施例的一个目的在于：提供一种功率模组制造方法，其可缩短封装时间，提高封装效率；并且可缩小功率模组的封装尺寸。

本发明实施例的另一个目的在于：提供一种功率模组封装结构，其可降低封装高度，且第一晶片和第二晶片的平坦度可得到优化。

为达上述目的，本发明采用以下技术方案：

一种功率模组制造方法，包括：

准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；

晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片，将第二晶圆切割为若干第二晶片，从而得到若干晶片堆叠体；所述晶片堆叠体包括所述第一晶片，以及堆叠于所述第一晶片的顶部的第二晶片；

上载体步骤：提供载体，将所述晶片堆叠体固定于所述载体；

第一互连步骤：采用第一电连接件将第一晶片顶部的第一顶部电极与载体电连接；

第二互连步骤：采用第二电连接件将第二晶片顶部的第二顶部电极与第一晶片顶部的第一顶部电极电连接。

作为优选，还包括晶圆处理步骤：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成隔离层，所述隔离层为钝化层或绝缘层，将所述第一顶部电极由所述隔离层露出；在所述隔离层的顶部加工形成铜层；在所述铜层的顶部制备所述第二晶圆，以形成堆叠型晶圆。

作为优选，在所述上载体步骤中，在所述载体上提供结合材料，将所述晶片堆叠体设于所述结合材料上，经过固化，使所述结合材料固化形成结合层，所述晶片堆叠体通过所述结合层固定于所述载体。

一种功率模组封装结构，包括：

载体；

晶片堆叠体，其包括第一晶片，以及制备于所述第一晶片的顶部的第二晶片；所述第一晶片的顶部设有第一顶部电极，所述第二晶片的顶部设有第二顶部电极；所述第一晶片的底部固定于所述载体；

第一电连接件，其将所述第一顶部电极与所述载体电连接；

第二电连接件，其将所述第二顶部电极与所述第一顶部电极电连接。

作为优选，所述晶片堆叠体包括隔离层，所述隔离层为钝化层或绝缘层；所述隔离层设于所述第一晶片的顶面，所述第二晶片生长于所述隔离层的顶部。

作为优选，所述隔离层上设有引出窗口，所述第一顶部电极由所述引出窗口露出；在高度方向上，所述第一顶部电极的投影位于所述第二晶片外。