[发明专利]一种计算机集群中传递时钟信号的系统和方法在审
申请号: | 202110040008.0 | 申请日: | 2021-01-13 |
公开(公告)号: | CN112887047A | 公开(公告)日: | 2021-06-01 |
发明(设计)人: | 张营 | 申请(专利权)人: | 张营 |
主分类号: | H04J3/06 | 分类号: | H04J3/06 |
代理公司: | 南京乐羽知行专利代理事务所(普通合伙) 32326 | 代理人: | 李玉平 |
地址: | 210000 江苏省南京市栖霞区仙*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 计算机 集群 传递 时钟 信号 系统 方法 | ||
1.一种计算机集群中传递时钟信号的系统,其特征在于:包括时钟源,接入器,0个或若干个分接器,0个或若干个透传器,终端卡,以及线路;所述接入器,0个或若干个分接器,0个或若干个透传器,终端卡及线路组成一个树形的时钟信号传递网络;述接入器作为根节点;若干终端卡作为叶节点;由0个或若干个分接器,及0个或若干个透传器作为中间节点;所述时钟源输出的时钟信号由接入器接入所述时钟信号传递网络,经0个或若干个分接器,及0个或若干个透传器中间节点,传递给叶节点的终端卡。
2.根据权利要求1所述的计算机集群中传递时钟信号的系统,其特征在于:所述树形时钟信号传递网络使用分离的时间回路、时码回路和频率回路,联合传递完整的时钟信号;所述接入器放大或转换时钟源输出的时间信号、时码信号和频率信号;所述时钟源的时钟信号输出端口由分离的时间信号、时码信号和频率信号的回路端子组成。
3.根据权利要求1所述的计算机集群中传递时钟信号的系统,其特征在于:所述分接器放大或处理上游设备传递的时钟信号,分接到多个下游设备;在时间信号的低电平期间,分接器利用折返法测量到最近的上游其它分接器或所述接入器的往返路径延迟,随时码一同传递给下游设备;在时间信号的低电平期间,分接器折返下游设备发送的测延迟信号;分接器输出能连接的下游设备数量仅受分接器输出端口数量限制,可以通过级联分接器来扩展下游设备数量限制;
所述透传器放大上游设备传递的时钟信号,分接到多个下游设备;在时间信号的低电平期间,透传器放大下游设备分时向上游设备发送的测延迟信号,并放大从上游设备折返的测延迟信号;透传器输出能连接的下游设备数量受测路径延迟的时隙数量限制,且无法通过仅级联透传器来扩展下游设备数量限制;
所述若干终端卡接收上游设备传递的时钟信号;在时间信号的低电平期间,终端卡利用折返法测量到最近的上游分接器或所述接入器的往返路径延迟,经数值计算补偿总路径延迟,输出时钟计数值,最终实现时钟信号传递。
4.根据权利要求1所述的计算机集群中传递时钟信号的系统,其特征在于:所所述接入器包括时间信号放大模块、M个短接开关、M个输出端口、时序控制模块、时码信号转换模块和频率信号放大模块;所述接入器的输入时钟信号来自所述时钟源的输出端口;
所述时间信号放大模块的输入连接所述输入时钟信号的时间回路,输出分接为M路,分别经M个短接开关,输出到M个输出端口的时间回路端子;所述时间信号放大模块至所述M个短接开关的线路是等长的;所述M个短接开关的控制信号均来自所述时序控制模块;
所述时码信号转换模块的输入连接所述输入时钟信号的时码回路,分接输出到所述M个输出端口的时码回路端子;
所述频率信号放大模块的输入连接所述输入时钟信号的频率回路,分接输出到所述M个输出端口的频率回路端子;
所述M个输出端口均包括时间回路、时码回路和频率回路三个分离的回路输出端子,组成M个完整的时钟信号;所述接入器每个输出端口的下游设备可以是任一个分接器、透传器或终端卡。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于张营,未经张营许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110040008.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种粘滞阻尼器
- 下一篇:一种全自动复刮式剥麻设备