[发明专利]用于预增强控制的设备和方法

说明书

描述了用于预增强控制的设备和方法。示例设备包括上拉电路和下拉电路。上拉电路被配置为接收上拉数据激活信号，并且响应于激活的上拉数据激活信号将数据端子驱动到上拉电压。下拉电路被配置为接收下拉激活信号，并且响应于激活的下拉数据激活信号将数据端子驱动到下拉电压。所述示例设备进一步包括上拉预增强电路，所述上拉预增强电路包括被配置为提供定时控制信号的预增强定时控制电路，并且进一步包括上拉逻辑电路。提供基于上拉数据激活信号的上拉预增强控制信号，以当上拉数据激活信号保持激活持续大于一个单位间隔时，来控制提供上拉预增强持续大于数据的一个单位间隔。

技术领域

本申请总体上涉及半导体装置。

背景技术

数字系统(诸如存储器装置)继续以越来越高的速度运行。承载数字信号的各种信号线可能会表现出低通滤波(LPF)特性，这可能是由于信道损耗随频率而增加，或是通过电容滤波引起的。因此，由信道支持的最大数据速率变得有限。

为了补偿信道的LPF效应，已经使用了各种均衡技术。典型地，可以提供具有高通频率响应的均衡器电路。当低通信道与高通均衡器匹配时，整体频率响应可能会变平。一个传统的均衡的方法包括修改发射的信号的形状，使得信号线的电容使所发射的信号以期望的形状被接收，例如通过预增强。预增强是指通过在每个位转移处提供被信号线的电容效应过滤的过冲来增加数字信号的幅值。

应该精确地控制应用预增强的定时，以成功地预增强数字信号。在预增强应用得早、或晚或持续时间不足的情况下，数字信号可能是不可预测地失真的和/或预增强是无效的。因此，将期望具有用于控制对数字信号应用预增强的定时的设备和方法。

发明内容

在一个方面，本申请提供了一种设备，包含：上拉电路，所述上拉电路被配置为接收上拉数据激活信号，并且响应于激活的上拉数据激活信号将数据端子驱动到上拉电压；下拉电路，所述下拉电路被配置为接收下拉激活信号，并且响应于激活的下拉数据激活信号将数据端子驱动到下拉电压；上拉预增强电路，所述上拉预增强电路被配置为接收所述上拉数据激活信号，并且响应于所述激活的上拉数据激活信号提供上拉预增强，所述上拉预增强电路包括被配置为基于所述上拉数据激活信号提供定时控制信号的预增强定时控制电路，并且进一步包括上拉逻辑电路，所述上拉逻辑电路被配置为基于上拉数据激活信号和所述定时控制信号提供上拉预增强控制信号，以当所述上拉数据激活信号保持激活持续大于一个单位间隔时，来控制提供上拉预增强持续大于数据的一个单位间隔。

在另一方面，本申请提供了一种设备，包含：上拉电路，所述上拉电路被配置为接收上拉数据激活信号，并且响应于激活的上拉数据激活信号将数据端子驱动到上拉电压；下拉电路，所述下拉电路被配置为接收下拉激活信号，并且响应于激活的下拉数据激活信号将数据端子驱动到下拉电压；上拉预增强电路，所述上拉预增强电路被配置为接收所述上拉数据激活信号，并且响应于所述激活的上拉数据激活信号提供上拉预增强，所述上拉预增强电路包括预增强定时控制电路，所述预增强定时控制电路被配置为提供具有第一信号转变的定时控制信号，所述第一信号转变相对于所述上拉数据激活信号的上升转变具有第一延迟，并且被进一步配置为提供具有第二信号转变的所述定时控制信号，所述第二信号转变相对于所述上拉数据激活信号的下降转变具有第二延迟，其中所述第一信号转变和第二信号转变相对，并且所述第二延迟不同于所述第一延迟。

在另一方面，本申请提供了一种方法，包含：响应于激活的上拉激活信号，提供上拉预增强；响应于未激活的上拉激活信号，终止上拉预增强；响应于所述上拉激活信号保持激活持续大于一个单位间隔，继续提供上拉预增强持续大于一个单位间隔和小于两个单位间隔。

附图说明

图1是示出根据本公开实施例的半导体装置的配置的框图。

图2是示出包括在I/O电路中的数据输出系统的电路的框图。

图3A是示出上拉电路的配置的框图。

图3B是示出下拉电路的配置的框图。