[发明专利]碳化硅沟道半导体器件

说明书

本发明公开了一种碳化硅沟道半导体器件，具有一个重掺杂第一导电类型的碳化硅衬底和一个轻掺杂第一导电类型的碳化硅漂流区，碳化硅漂流区位于碳化硅衬底上方。漂流区中的第一本体区掺杂第二导电类型，第二导电类型与第一导电类型相反。第一本体区中的第一源极区重掺杂第一导电类型。栅极沟槽形成在第一源极区和第一本体区中。栅极沟槽的至少一个侧壁并行于碳化硅衬底的一个晶面，该晶面的载流子迁移率比C‑面更高。栅极沟槽将第一本体区和源极区的长度延伸到分离区域，分离区域位于第一区横向附近，其中分离区域形成在漂流区中。

技术领域

本发明的各个方面主要涉及碳化硅半导体器件，更确切地说，本发明涉及碳化硅沟槽金属-氧化物场效应晶体管(MOSFET)。

背景技术

碳化硅(SiC)晶体管，特别是MOSFET，在平面结构方面取得了重大进展。遗憾的是，对于SiC MOS技术，传统的平面MOSFET的C-面上沟道中的迁移率明显较低。传统平面MOFET器件的低迁移率增加了器件的比导通电阻(Ron，sp)，在给定的器件电阻额定值下，导致了更大的芯片尺寸。为了减小SiC MOSFET的芯片尺寸，必须提高沟道中的迁移率以充分利用SiC的优点。

制造具有更高迁移率的SiC MOS沟槽的一种替代方法是在六角SiC晶体结构的()面上创建具有构成的MOSFET。不幸的是，碳化硅晶体的生长并不是这样的：人们可以用这个平面在表面切割一个晶团来制造一个平面MOSFET。因此，有必要制造沟槽型MOSFET，在该MOSFET中刻蚀沟槽，并沿着对应于()面的沟槽侧壁形成沟槽。

与Si沟槽器件类似，SiC沟槽器件允许沿栅极侧壁的垂直沟槽通过发生反转的p区。与普通硅器件不同，由于SiC中较高的临界场需要栅极氧化层和沟槽面积的额外屏蔽，因此SiC中的场可以有低至10倍的电阻。这是通过沟槽JFET区域下的相邻p+区来实现的，但缺点是额外的抗夹点性和沟槽密度降低导致活性区的损失。

正是在这一前提下，提出了本发明的各种实施例。

发明内容

本发明的目的是提供一种碳化硅沟道半导体器件，以实现提高沟道中的迁移率的目的。

为了实现以上目的，本发明通过以下技术方案实现：

一种碳化硅沟道半导体器件，包括：一个碳化硅衬底，重掺杂第一导电类型；一个第一导电类型的轻掺杂碳化硅漂流区，在碳化硅衬底上方；一个第一本体区，在漂流区中，掺杂第二导电类型，其中第二导电类型与第一导电类型相反；一个第一源极区，在第一本体区中，重掺杂第一导电类型；以及一个栅极沟槽，形成在第一源极区和第一本体区中，其中栅极沟槽的至少一个侧壁平行于碳化硅结构的一个晶面，其载流子迁移性比碳化硅结构的C-面更高，其中栅极沟槽沿第一本体区和源极区的长度水平方向上延伸到第一本体区附近的一个分离区域，其中该分离区域在漂流区中。

优选地，其中第一本体区的掺杂浓度随深度的增加而增加，使得最大的掺杂浓度处于本体区的最大深度处。

优选地，还包括在漂流区中一个重掺杂第二导电类型的第二本体区，以及一个在第二本体区中重掺杂第一导电类型的第二源极区，其中第一和第二本体区被分离区域隔开，其中栅极沟槽延伸分离区域的长度穿过第二本体区和第二源极区。

优选地，其中第一和第二本体区的掺杂浓度随深度的增加而增加，使得最大的掺杂浓度处于第一和第二本体区的最大深度处。

优选地，其中栅极沟槽的深度比第一源极区的深度更深，并且延伸到第一本体区中，截止在第一本体区下面的漂流区上方。

优选地，还包括一个表面本体区，在第一本体区上方，重掺杂第二导电类型。

优选地，其中第一本体区包括栅极沟槽两侧的部分，并且所述第一本体区与所述碳化硅结构的晶面相对的部分不具有源极区。