[发明专利]半导体结构及其制作方法

权利要求书

1.一种半导体结构，其特征在于，包含：

基底，具有第一区域和在所述第一区域周围的第二区域；

至少一第一鳍状结构，设置在所述第一区域内；

至少一第二鳍状结构，设置在所述第二区域内；

第一隔离沟槽，设置在所述第一区域内并邻近所述至少一第一鳍状结构；

第一沟槽隔离层，设置在所述第一隔离沟槽中；

第二隔离沟槽，设置在所述第一区域周围并位于所述至少一第一鳍状结构与所述至少一第二鳍状结构之间，其中所述第二隔离沟槽的底面具有阶梯落差；以及

第二沟槽隔离层，设置在所述第二隔离沟槽中。

2.根据权利要求1所述的半导体结构，其中，所述底面包含在所述第一区域内的第一表面和在所述第二区域内的第二表面，其中所述第一表面低于所述第二表面。

3.根据权利要求1所述的半导体结构，其中，所述第一沟槽隔离层的顶面与所述第二沟槽隔离层的顶面共面。

4.根据权利要求1所述的半导体结构，其中，所述第一区域是PMOS区域，并且所述第二区域是NMOS区域。

5.根据权利要求1所述的半导体结构，其中，所述第二区域环绕所述第一区域。

6.根据权利要求1所述的半导体结构，其中，所述至少一第一鳍状结构的顶面低于所述至少一第二鳍状结构的顶面。

7.根据权利要求1所述的半导体结构，其中，另包含：

第一栅极，设置在所述至少一第一鳍状结构上；

第一源极区，设置在所述至少一第一鳍状结构上并与所述第一栅极相邻；以及

第一漏极区，设置在所述至少一第一鳍状结构上并与所述第一栅极相邻。

8.根据权利要求7所述的半导体结构，其中，所述第一源极区和所述第一漏极区包含SiGe外延层。

9.根据权利要求1所述的半导体结构，其中，另包含：

第二栅极，设置在所述至少一第二鳍状结构上；

第二源极区，设置在所述至少一第二鳍状结构上并与所述第二栅极相邻；以及

第二漏极区，其设置在所述至少一第二鳍状结构上并与所述第二栅极相邻。

10.根据权利要求9所述的半导体结构，其中，所述第二源极区和所述第二漏极区包含SiP外延层。

11.一种形成半导体结构的方法，包含：

提供基底，具有第一区域和在所述第一区域周围的第二区域；

蚀刻所述基底以在所述第一区域中形成凹槽；以及

进行沟槽隔离制作工艺，以在所述第一区域内形成第一隔离沟槽、在所述第一区域内的至少一第一鳍状结构、在所述第一区域周围的第二隔离沟槽、在所述第二区域内的至少一第二鳍状结构、在所述第一隔离沟槽中的第一沟槽隔离层，以及在所述第二隔离沟槽中的第二沟槽隔离层，其中所述第二隔离沟槽位于所述至少一第一鳍状结构和所述至少一第二鳍状结构之间，其中，所述第二隔离沟槽的底面具有阶梯落差。

12.根据权利要求11所述的方法，其中，所述底面包含在所述第一区域内的第一表面和在所述第二区域内的第二表面，其中所述第一表面低于所述第二表面。

13.根据权利要求11所述的方法，其中，所述第一沟槽隔离层的顶面与所述第二沟槽隔离层的顶面共面。

14.根据权利要求11所述的方法，其中，所述第一区域是PMOS区域，并且所述第二区域是NMOS区域。

15.根据权利要求11所述的方法，其中，所述第二区域环绕所述第一区域。