[发明专利]半导体装置及其制造方法

说明书

提供一种半导体装置的制造方法及一种半导体装置，所述方法包括在一栅极堆叠上形成一第二硬质遮罩层，以于蚀刻自对准接触件的期间保护栅极。前述第二硬质遮罩层形成于第一硬质遮罩层的上方，其中前述第一硬质遮罩层具有比前述第二硬质遮罩层更低的蚀刻选择性。

技术领域

本发明实施例内容涉及一种半导体装置及其制造方法，特别涉及一种在栅极堆叠上方形成硬质遮罩层的半导体装置的制造方法，以于蚀刻自对准接触件的期间保护栅极，进而增进所制得的半导体装置的性能。

背景技术

半导体装置是使用于各种不同的电子产品应用中，例如个人电脑、手机、数码相机及其他电子设备(electronic equipment)。半导体装置的制造通常按序通过沉积绝缘层或介电层、导电层及半导体层材料于一半导体基底上方，并利用光刻工艺(lithography)来对各种不同的材料层进行图案化，以在半导体基底的上方形成电路部件及元件。

半导体工业经由不断缩小最小特征部件尺寸(minimum feature size)，而可不断地改进各种不同电子部件(例如，晶体管、二极管、电阻器、电容器等等)的集成密度，以容许更多的部件整合于一给定区域。

特别是，随着设计缩小，如果导电特征部件未对准(misaligned)，则连接到上方的材料层和下方的材料层的导电特征部件可能会短路。通常而言，这种情况会发生在用来穿过材料层的蚀刻过程没有对准，以致导电特征部件暴露出在下方材料层上的一相邻导电特征部件的部分。

发明内容

本发明的一些实施例提供一种半导体装置的制造方法。此制造方法包括：在一基底上方形成一第一栅极(first gate)，在基底上方形成一第一介电层(first dielectriclayer)且此第一介电层围绕第一栅极，以及在第一栅极上方形成一第一硬质遮罩层(firsthard mask layer)。第一硬质遮罩层具有第一蚀刻选择性(first etch selectivity)。在第一硬质遮罩层上方形成一第二硬质遮罩层(second hard mask layer)，此第二硬质遮罩层具有第二蚀刻选择性(second etch selectivity)，且第二蚀刻选择性大于第一蚀刻选择性。在第一栅极及第一介电层上方形成一第二介电层(second dielectric layer)。蚀刻出穿过第二介电层及第一介电层的一第一开口(first opening)，以暴露出相邻于第一栅极的第一源极/漏极区(first source/drain region)以及相邻于第一栅极的第二源极/漏极区(second source/drain region)，第二硬质遮罩层的第二蚀刻选择性可保护第一硬质遮罩层免于被蚀刻。以一导电材料填充第一开口。下凹第二硬质遮罩层、导电材料以及第二介电层，以使第一硬质遮罩层、导电材料以及第一介电层的顶表面齐平，凹陷的导电材料形成一第一导电接触件(first conductive contact)至第一源极/漏极区以及一第二导电接触件(second conductive contact)至第二源极/漏极区。

本发明的一些实施例又提供一种半导体装置的制造方法。此制造方法包括：在一基底上方形成一第一金属栅极(first metal gate)，前述第一金属栅极具有第一栅极间隔物于前述第一金属栅极的相对侧壁。在前述基底上方形成第一介电层，且此第一介电层邻近前述第一金属栅极。下凹前述第一金属栅极，以使下凹后的第一金属栅极具有一顶表面，其低于前述第一介电层的顶表面。在前述第一金属栅极的凹陷的顶表面上方形成一第一硬质遮罩层。下凹此第一硬质遮罩层以及前述第一栅极间隔物，以使下凹后的前述第一硬质遮罩层以及前述第一栅极间隔物具有顶表面，其低于第一介电层的顶表面。下凹前述第一栅极间隔物，以使下凹后的前述第一栅极间隔物具有顶表面，其低于前述第一硬质遮罩层的顶表面。在前述第一硬质遮罩层与前述第一栅极间隔物的凹陷的顶表面上沉积一第二硬质遮罩层，此第二硬质遮罩层向下延伸至前述第一硬质遮罩层的侧壁。