[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：形成横跨所述第一鳍部表面的第一伪栅极，且所述第一伪栅极位于所述第一鳍部的部分顶部表面和部分侧壁表面；在所述第一伪栅极两侧的第一鳍部内形成第一开口；在形成所述第一开口后，刻蚀所述第一牺牲层，在相邻两层第一沟道层之间形成第二开口，所述第二开口暴露出的第一牺牲层侧壁相对于所述第一伪栅极侧壁凹陷；在所述第二开口内形成第一内侧墙，可以通过调整所述第二开口的大小来调整所述栅极包裹的第一沟道层(即沟道)的长度，且利于后续栅极的形成，降低栅极内缺陷产生的概率，提高器件的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。

环绕式栅极(gate-all-around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。

然而环绕式栅极器件作为行业内发展的一个重要方向，目前尚需进一步完善。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底包括第一区和第二区，位于所述第一区上具有第一鳍部，所述第一鳍部包括若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层，位于所述第二区上具有第二鳍部，所述第二鳍部包括若干层重叠的第二牺牲层、以及位于相邻两层第二牺牲层之间的第二沟道层；横跨所述第一鳍部表面的第一伪栅极，且所述第一伪栅极位于所述第一鳍部的部分顶部表面和部分侧壁表面；横跨所述第二鳍部表面的第二伪栅极，且所述第二伪栅极位于所述第二鳍部的部分顶部表面和部分侧壁表面；位于所述第一伪栅极两侧的第一鳍部的第一开口；位于相邻两层第一沟道层之间的第二开口，所述第二开口暴露出的第一牺牲层侧壁相对于所述第一伪栅极侧壁凹陷；位于所述第二伪栅极两侧的第二鳍部内的第三开口；位于相邻两层第二沟道层之间的第四开口，所述第四开口暴露出的第二牺牲层侧壁相对于所述第二沟道层侧壁凹陷，且所述第四开口暴露出的第二牺牲层侧壁凸出于或者齐平于所述第二伪栅极侧壁；位于所述第二开口内的第一内侧墙；位于所述第四开口内的第二内侧墙。

可选的，所述第一牺牲层的材料与所述第一沟道层的材料不同；所述第一牺牲层的材料包括锗硅，所述第一沟道层的材料包括硅；所述第二牺牲层的材料与所述第二沟道层的材料不同；所述第二牺牲层的材料包括锗硅，所述第二沟道层的材料包括硅。

可选的，所述第一内侧墙的在沿所述第一鳍部延伸方向上的尺寸范围为2纳米至8纳米。

可选的，所述第二内侧墙在沿所述第二鳍部延伸方向上的尺寸范围为1纳米至6纳米。

可选的，所述第一内侧墙填满所述第二开口。

可选的，所述第一内侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二内侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。

可选的，所述第一伪栅极的材料包括硅；所述第二伪栅极的材料包括硅。