[发明专利]安全集成电路及其方法

说明书

本发明提供一种安全集成电路及其方法，安全集成电路包括多个功能等效的组合逻辑电路，多组状态采样组件和控制电路。每个组合逻辑电路接收一个或多个输入，并将组合逻辑运算应用于一个或多个输入，以产生一个或多个输出。每组状态采样组件包括一个或多个状态采样组件，其对组合逻辑电路之一的一个或多个输出进行采样，并将一个或多个采样输出作为输入，以提供给组合逻辑电路中的另一个。控制电路接收多组输入数据以供组合逻辑电路处理，将多组输入数据路由到组合逻辑电路，从组合逻辑电路中提取多组输出数据，并与相应的各组输入数据相关联地输出各组输出数据。

技术领域

本发明一般涉及电子电路中的数据安全性，尤其涉及用于防止旁路攻击的方法和系统。

背景技术

为了从电子装置中提取信息，已经开发了被称为旁路攻击的各种技术。旁路攻击通常由未授权方执行，以访问存储在装置中的秘密信息。一些旁路攻击利用了以下事实：电子装置通常在逻辑组件转换期间消耗功率。攻击通过非侵入性地测量从装置发出的电子信号和/或电磁辐射来提取信息，而无需电性接触承载信息的装置。

已经提出了用于保护电子装置免受旁路攻击的各种对策。例如，巴达姆(Baddam)在2012年2月于南安普顿大学物理与应用科学学院电子和计算器科学学院的博士学位论文“针对差分功率分析的硬件级对策”中描述了几种类型的对策，尤其是双轨预充电(DualRail Precharge，DRP)电路。

发明内容

本发明的实施例提供了一种安全集成电路(IC)，其包括多个功能等效的(functionally-equivalent)组合逻辑电路，多组状态采样组件和控制电路。各组合逻辑电路经配置以接收一个或一个以上的输入，且将组合逻辑运算(combinational-logicoperation)应用于所述一个或一个以上的输入，以产生一个或一个以上的输出。每组状态采样组件包括一个或多个状态采样组件，这些状态采样组件配置为对功能等效的组合逻辑电路之一的一个或多个输出进行采样，并将一个或多个采样输出作为输入，以提供给另一个功能等效的组合逻辑电路。控制电路则是配置为接收多组输入数据，以由功能等效的组合逻辑电路进行处理，将多组输入数据路由到组合逻辑电路，从组合逻辑电路中提取多组输出数据，并与各组输入数据相关联地输出各组输出数据。

在一些实施例中，组合逻辑运算包括迭代安全运算的迭代运算。在一些实施例中，通过将多个组合逻辑电路的一个或多个采样输出作为输入，以提供给多个组合逻辑电路的另一个，使得应用于一组给定输入数据的组合逻辑运算的迭代运算由不同的多个组合逻辑电路的不同组合逻辑电路来执行。在一些实施例中，通过将多个组合逻辑电路的一个或多个采样输出作为输入，以提供给多个组合逻辑电路的另一个，使得另一个组合逻辑电路的一给定的组合逻辑电路在连续的频率周期中，将该组合逻辑运算应用于不同的多组输入数据。

在一个实施例中，多个功能等效的组合逻辑电路的至少两个在硬件实现上彼此不同。

在另一个实施例中，控制电路配置以通过相应的输入输出接口接收多组输入数据，并在一相同的输入输出接口上输出各组输出数据，其中相同的输入输出接口为接收各组输出数据对应的组输入数据。在又一个实施例中，控制电路配置为以循环交替(cyclicalternation)的方式，将多组输入数据分配到多个功能等效的组合逻辑电路，并以循环交替的方式，从多个功能等效的组合逻辑电路收集多组输出数据。

在公开的实施例中，控制电路被配置为将至少一些输入数据初始化为随机或虚拟随机数据。在一个实施例中，多个组合逻辑电路的一个或多个配置为执行以下至少一项：(i)在提取多组输出数据之后，继续应用组合逻辑运算，以及(ii)在提供多组输入数据之前，开始应用组合逻辑运算。附加地或可替代地，控制电路配置为在将多组输入数据提供给多个组合逻辑电路的至少两个的时间之间，产生相对延迟。