[发明专利]管脚命名方法、寄存器激励源添加方法及电子装置

权利要求书

1.一种管脚命名方法，其特征在于，以三段式来命名，构成如下：

最顶层名字_有意义的变量名字_电源域名称位宽定义；

其中，所述最顶层名字为电路模块的名称，所述有意义的变量名字为表述寄存器功能的名字，所述电源域表述端口信号所在的电源域，所述位宽定义定义为最高位：最低位。

2.根据权利要求1所述的管脚命名方法，其特征在于，所述最顶层名字_有意义的变量名字在激励源中作为寄存器值的变量名字。

3.一种寄存器激励源添加方法，基于权利要求2所述的管脚命名方法，其特征在于，包括：

激励源配置过程：通过函数设计，按寄存器bus来设计bus激励源，bus激励源具有reg_value和power_value两个参数，reg_value填写寄存器控制数值，为十进制数，power_value填写电源电压值；bus激励源实现十进制数转为二进制数，并根据电源电压值信息，将二进制数翻译到地和电源值，0为地，1为电源电压值；

激励源连接过程：从已经调用电路模块中，获知该电路模块的控制信号的信息，包括控制信号位宽、电源域、电路模块的名称的信息，在电路图上指定的位置上自动为控制信号添加与位宽匹配的bus激励源，并对bus激励源的参数赋值，其中所述reg_value以参数传递方式赋值，所述power_value根据不同电源域赋值上指定的电压值。

4.根据权利要求3所述的寄存器激励源添加方法，其特征在于，所述bus激励源的核心电路tb_d2b_core采用verilog-A硬件描述语言实现，所述reg_value从上层电路中获取寄存器值，所述power_value从上层电路中获取电源电压值。

5.根据权利要求4所述的寄存器激励源添加方法，其特征在于，所述核心电路tb_d2b_core是一个32bit的激励源，通过逐次逼近法实现十进制的寄存器值转为二进制数，并根据电源电压值信息，将二进制数翻译到地和电源值，0为地，1为电源电压值。

6.根据权利要求5所述的寄存器激励源添加方法，其特征在于，根据位宽定义24个bus激励源，描述为tb_d2b_nbit，代表n位宽的bus激励源，n＝1 23…24；bus激励源调用核心电路tb_d2b_core，并根据位数选择输出信号线的数目。

7.根据权利要求6所述的寄存器激励源添加方法，其特征在于，所有bus激励源的输出PIN以数组形式表示，bus激励源的图案形状使用同一设计蓝图。

8.根据权利要求3至6任意一项所述的寄存器激励源添加方法，其特征在于，通过设计一个bus激励源添加工具add_d2b_cell来实现所述激励源连接过程，具体地：

在EDA工具中首先建立一个库命名为txanaloglib，把所有寄存器激励源和所述核心电路tb_d2b_core作为txanaloglib的器件；所述核心电路tb_d2b_core包含的view分别为veriloga、symbol、HspiceD；其中veriloga为核心电路tb_d2b_core具体的行为描述，使用VerilogA硬件描述语言实现、HspiceD为HspiceD仿真器对应的view；所述tb_d2b_nbit包含的view分别为symbol、schematic，其中schematic为tb_d2b_nbit对应的电路原理图；所述核心电路add_d2b_cell默认从所述txanaloglib中调用tb_d2b_nbit单元；所述核心电路add_d2b_cell实现从被选instance中提取出输入PIN的信息，并根据输入PIN的信息自动添加寄存器激励源并生成连线、以变量形式表示寄存器值。

9.根据权利要求8所述的寄存器激励源添加方法，其特征在于，当支持多仿真器提取网表时，还包括添加对应的仿真器的view和电路仿真参数的步骤。

10.一种电子装置，其包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求3-9任意一项所述的寄存器激励源添加方法。