[发明专利]半导体器件和使用接合线的区划屏蔽的方法

说明书

半导体器件和使用接合线的区划屏蔽的方法。一种半导体器件具有衬底并且多个接合线以图案跨在衬底上设置。接合线的图案可以是多行接合线。多个电部件设置在衬底之上作为SIP模块。包封剂沉积在衬底、电部件和接合线之上。在包封剂中形成延伸到接合线的开口。开口可以是跨设置在衬底上的接合线延伸的沟槽，或者是单独地暴露多个接合线中的每个的多个开口。导电材料设置在开口中。在包封剂之上并且与导电材料接触地形成的屏蔽层。屏蔽层、导电材料和接合线减少了EMI、RFI和其他器件间干扰的影响。

要求国内优先权

本申请要求2020年1月17日提交的第62/962,288号美国临时申请的权益，该申请通过引用合并到本文中。

技术领域

本发明一般地涉及半导体器件，并且更特别地涉及半导体器件和形成与设置在电部件之间的接合线接触的屏蔽层以在系统级封装（SIP）模块中形成区划（compartmentalize）屏蔽的方法。

背景技术

半导体器件通常在现代电子产品中找到。半导体器件执行各种各样的功能，诸如信号处理、高速计算、传输和接收电磁信号、控制电子设备、光电以及为电视显示器创建可视图像。半导体器件在通信、功率转换、网络、计算机、娱乐和消费者产品的领域中找到。半导体器件还在军事应用、航空、汽车、工业控制器和办公室设备中找到。

半导体器件，特别是在诸如射频（RF）无线通信之类的高频率应用中，通常包含一个或多个集成无源器件（IPD）以执行必要的电功能。IPD易受电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其他器件间（inter-device）干扰的影响，其他器件间干扰诸如是电容性、电感性或导电耦合，也称为串扰，所述干扰可干扰其操作。数字电路的高速切换也生成干扰。

为了小空间中的更高密度和扩展的电功能性，多个半导体管芯和分立IPD可以集成为系统级封装（SIP）模块。在SIP模块内，半导体管芯和分立IPD被安装到衬底以用于结构支撑和电互连。包封剂沉积在半导体管芯、分立IPD和衬底之上。在包封剂之上形成屏蔽层以隔离敏感电路。在许多应用中，必须用研磨机将包封剂平面化，以便制造用于屏蔽层的良好连接。研磨操作增加了制造成本。

附图说明

图1a-1c示出了具有通过切道（saw street）分离的多个半导体管芯的半导体晶片；

图2a-2m示出了形成与设置在SIP模块中的电部件之间的接合线接触的屏蔽层的过程；

图3a-3f示出了用于暴露接合线的开口的各种形状；

图4a-4k示出了形成与设置在SIP模块中的电部件之间的多行接合线接触的屏蔽层的过程；

图5示出了具有与设置在电部件之间的多行接合线接触的屏蔽层的另一SIP模块；

图6示出了具有与设置在电部件之间的多行接合线接触的屏蔽层的另一SIP模块；

图7a-7d示出了设置在SIP模块中的电部件之间的接合线的其他图案；

图8a-8b示出了具有与设置在电部件之间的多行接合线环接触的屏蔽层的另一SIP模块；

图9a-9b示出了具有与设置在电部件之上的多行接合线环接触的屏蔽层的另一SIP模块；以及

图10示出了具有安装到印刷电路板（PCB）的表面的不同类型的封装的PCB。

具体实施方式