[发明专利]用于MEMS谐振式陀螺仪信号解调及控制的片上系统

权利要求书

1.一种用于MEMS谐振式陀螺仪信号解调及控制的片上系统，其特征在于，包括：处理器、专用处理模块、存储加载模块、外设、调试接口和总线；MEMS谐振式陀螺仪经A/D模块将传感器信号传输至所述处理器，所述处理器经所述总线分别与所述专用处理模块、存储加载模块、外设和调试接口进行信息交互；所述处理器将接收到的数据处理后经所述A/D模块向所述MEMS谐振式陀螺仪传输控制和反馈信号；

所述总线包括用于和处理器通信的高速AHB总线、总线转接模块和用于驱动低速设备的APB总线，所述AHB总线和APB总线通过所述总线转接模块完成信号的传输；

所述专用处理模块包括挂载在所述AHB总线上的正余弦计算模块和挂载在所述APB总线上的LMSD解算模块；所述正余弦计算模块用于计算输入角度信号的正弦值和余弦值；所述LMSD解算模块用于解算陀螺信号，解算出来自陀螺驱动轴和检测轴信号的幅值和相位信息，传输至所述处理器中，用于在所述处理器中运行闭环控制程序；

所述外设包括挂载在所述APB总线上的AD/DA驱动器、PLL模块、通用GPIO、UART模块、OTP驱动模块和SPI接口模块；所述PLL模块用于配置系统时钟，所述AD/DA驱动器 是驱动ADI的AD7690和DAC8812芯片的驱动接口电路；

所述存储加载模块包括片上一次性可编程存储OTP及片上静态随机读写存储器SRAM；所述SRAM的驱动模块挂载在所述AHB总线上，所述OTP的驱动模块挂载在所述APB总线上，同时所述APB总线上挂载片外FLASH的驱动模块，用于读写片外部FLASH存储器；

所述正余弦计算模块采用查表插值的方式实现单个时钟周期完成正弦和余弦的计算；

所述正余弦计算模块包含AHB总线上的单周期高速计算模块和APB总线上的低功耗计算模块；所述单周期高速计算模块采用查表插值法根据输入角度信号，计算正弦值和余弦值；所述低功耗计算模块基于Cordic算法实现，并使用28级流水线实现。

2.如权利要求1所述片上系统，其特征在于，所述PLL模块是一个数字和模拟混合的电路模块，能接收外部两个晶振的时钟信号并选择其一作为输入时钟，PLL内部对时钟进行预分频，倍频和两次后分频，输出用于驱动时钟信号。

3.如权利要求1所述片上系统，其特征在于，所述存储加载模块由存储器和程序加载模块构成，所述存储器用于存储运行于处理其中的程序，所述程序加载模块用于加载程序，其加载的程序数据来源于片上的OTP存储、片外的FLASH存储或JTAG加载。

4.如权利要求3所述片上系统，其特征在于，所述程序加载方式通过片上引脚的高低电平进行控制，根据高低电平的不同读取不同存储的数据，将程序数据再写入到片上的SRAM，最后重新进行系统的复位并开始执行程序。

5.如权利要求1所述片上系统，其特征在于，所述LMSD解算模块输出的信号解调结果包含同相分量和正交分量；待解调的信号、参考正弦和余弦信号输入所述LMSD解算模块内，解调结果在系统复位时会被赋予初值，在解调过程中，解调结果组成的向量与参考信号组成的向量进行点积操作，并和待解调信号做减法，获得误差计算值，误差计算值乘上增益系数，并分别乘上两个参考信号，作为解调结果的增量值；解调结果与增量值做加法完成解调结果的更新。

6.如权利要求1所述片上系统，其特征在于，所述处理器采用ARM的32位Cortex-M3处理器核。

7.如权利要求1所述片上系统，其特征在于，所述调试接口采用JTAG接口。