[发明专利]面向复杂卷积神经网络的容错架构及方法

说明书

本发明涉及网络数据通信容错技术领域，公开了面向复杂卷积神经网络的容错架构及方法，包括AET的类脑容错架构和卷积神经网络，所述AET的类脑容错架构包括AET簇，所述AET簇包括若干连接在一起的节点，所述卷积神经网络的卷基层、池化层和全连接层以链状的结构映射到不同的所述节点上，构成链状映射节点，无映射关系的节点作为空闲节点，在有映射关系节点出错时，由与其距离接近的空闲节点接替进行运算以及通信任务；该架构在出现错误节点的时候，由旁边的空闲节点进行替补，避免寻找空闲节点进行数据传输过多导致的数据延迟，可以快速完成空闲节点到映射节点的替补，形成新的连接架构，保证网络的时序稳定，以更高效率完成数据通讯通信。

技术领域

本发明涉及网络数据通信容错技术领域，具体涉及面向复杂卷积神经网络的容错架构及方法。

背景技术

AET(Autonomous Error Tolerant，自主容错)结构，是通过相互通信来模拟人脑神经元间的连接，构成类脑的结构，从而获得一种在性能方面更为有效的容错方案和以及在考虑功耗和芯片面积的较低的成本，但是AET结构在容错时，系统的规模受到限制，因为当AET处理单元簇的规模不断增大时，这种结构便会出现关键的AET处理单元，一旦这个处理单元出错，会使全局布线产生长线的通信，从而导致通信阻塞、延迟、通信效率降低等问题。

发明内容

针对现有技术存在的不足，本发明的目的在于提供面向复杂卷积神经网络的容错架构及方法。

为了实现上述目的，本发明提供如下技术方案：

面向复杂卷积神经网络的容错架构，包括AET的类脑容错架构和卷积神经网络，所述AET的类脑容错架构包括AET簇，所述AET簇包括若干连接在一起的节点，所述卷积神经网络的卷基层、池化层和全连接层以链状的结构映射到不同的所述节点上，构成链状映射节点，无映射关系的节点作为空闲节点，在有映射关系节点出错时，由与其距离接近的空闲节点接替进行运算以及通信任务。

在本发明中，优选的，所述节点依据状态分为三类，第一节点为处于运算状态并发生错误的节点，第二节点为处于运算状态没发生错误的节点，以及第三节点为处于空闲状态的空闲节点。

在本发明中，优选的，所述节点包括运算器，所述运算器用来完成数据的并行计算或神经形态计算。

在本发明中，优选的，所述节点包括四组通讯端口，所述通讯端口与运算器连接，其中三组为与周围连接的三个节点进行通讯，另一组作为备用通讯端口，所述通讯端口都包括bcin输入口以及bcout输出口。

在本发明中，优选的，所述通讯端口采用报文交换方式进行通信。

在本发明中，优选的，每个所述通讯端口内还包括容错数据模块，容错数据模块用于生成容错数据包，所述容错数据包包括节点地址和距错误节点的步长。

在本发明中，优选的，所述运算器还连接有出错感知器，所述出错感知器还连接有任务分配器，任务分配器通过交叉开关判断节点之间连接关系是否需要切换。

面向复杂卷积神经网络的容错方法，包括如下步骤：

S1：激活AET类脑容错架构；

S2：数据进入映射节点，出错感知器寻址运算器的标志位和错误位数值；

S3：当标志位为1，错误位为1，执行第一节点处理模式；当标志位为1，错误位为0，执行第二节点处理模式。

在本发明中，优选的，在步骤S3中，执行第一节点处理模式时，还包括如下步骤：

S301：第一节点中的出错感知器向任务分配器、通讯端口和电源切换器发送信号；

S302：运算器通过bcout输出口向与周围连接的三个节点进行通讯，发送容错数据包；