[发明专利]半导体器件及方法

说明书

本公开涉及半导体器件及方法。在一个实施例中，一种方法包括：在半导体衬底上方形成第一金属间电介质(IMD)层；在第一IMD层上方形成底部电极层；在底部电极层上方形成磁性隧道结(MTJ)薄膜堆叠；在MTJ薄膜堆叠上方形成第一顶部电极层；形成覆盖第一顶部电极层的第一区域的保护掩模，第一顶部电极层的第二区域未被保护掩模覆盖；在保护掩模和第一顶部电极层上方形成第二顶部电极层；以及利用离子束蚀刻(IBE)工艺对第二顶部电极层、第一顶部电极层、MTJ薄膜堆叠、底部电极层和第一IMD层进行图案化以形成MRAM单元，其中，保护掩模在IBE工艺期间被蚀刻。

技术领域

本公开涉及半导体器件及方法。

背景技术

半导体存储器被用在电子设备的集成电路中，例如包括收音机、电视、蜂窝电话和个人计算设备。一种类型的半导体存储器是磁阻随机存取存储器(MRAM)，其涉及结合半导体技术和磁性材料和器件的自旋电子。电子的自旋通过它们的磁矩被用于指示位值。MRAM单元通常包括磁性隧道结(MTJ)堆叠，其包括由薄绝缘体分隔的两个铁磁体。

发明内容

根据本公开的一个实施例，提供了一种制造半导体器件的方法，包括：在半导体衬底上方形成第一金属间电介质(IMD)层；在所述第一IMD层上方形成底部电极层；在所述底部电极层上方形成磁性隧道结(MTJ)薄膜堆叠；在所述MTJ薄膜堆叠上方形成第一顶部电极层；形成覆盖所述第一顶部电极层的第一区域的保护掩模，所述第一顶部电极层的第二区域未被所述保护掩模覆盖；在所述保护掩模和所述第一顶部电极层上方形成第二顶部电极层；以及利用离子束蚀刻(IBE)工艺对所述第二顶部电极层、所述第一顶部电极层、所述MTJ薄膜堆叠、所述底部电极层和所述第一IMD层进行图案化以形成MRAM单元，其中，所述保护掩模在所述IBE工艺期间被蚀刻，所述IBE工艺以第一蚀刻速率来蚀刻所述保护掩模，所述IBE工艺以第二蚀刻速率来蚀刻所述第一顶部电极层，所述第一蚀刻速率小于所述第二蚀刻速率。

根据本公开的另一实施例，提供了一种半导体器件，包括：半导体衬底，包括有源器件；第一金属间电介质(IMD)层，位于所述半导体衬底上方；第一导电特征，延伸穿过所述第一IMD层，所述第一导电特征被电连接到所述有源器件；第一底部电极，位于所述第一导电特征上方；第一磁性隧道结(MTJ)堆叠，位于所述第一底部电极上方；第一顶部电极，包括：第一导电层，位于所述第一MTJ堆叠上方；电介质层，位于所述第一导电层上方；以及第二导电层，位于所述电介质层上方；第二IMD层，位于所述第一顶部电极上方；以及第二导电特征，延伸穿过所述第二IMD层，所述第二导电特征接触所述第一顶部电极。

根据本公开的又一实施例，提供了一种半导体器件，包括：半导体衬底，包括有源器件；层间电介质(ILD)层，位于所述半导体衬底上方；第一金属间电介质(IMD)层，位于所述ILD层上方；第一导电特征，延伸穿过所述第一IMD层，所述第一导电特征被电连接到所述有源器件；第一底部电极，位于所述第一导电特征上方；第一磁性隧道结(MTJ)堆叠，位于所述第一底部电极上方；第一顶部电极，包括：第一导电层，位于所述第一MTJ堆叠上方；以及第二导电层，位于所述第一导电层上方；间隔件，被设置在所述第一导电层、所述第二导电层、所述第一MTJ堆叠和所述第一底部电极的侧壁上；第二IMD层，具有第一部分和第二部分，所述第一部分位于所述ILD层上方，所述第二部分至少部分地延伸到所述ILD层中；以及第二导电特征，延伸穿过所述第二IMD层的所述第一部分，所述第二导电特征被电连接到所述有源器件。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个特征未按比例绘制。实际上，为了清楚的讨论，各个特征的尺寸可能被任意增大或减小。

图1是根据一些实施例的半导体器件的截面图。

图2是根据一些实施例的半导体器件的框图。

图3至图15是根据一些实施例的制造半导体器件的互连结构中的中间阶段的各种视图。