[发明专利]一种基于GaN HEMT的开关集成芯片与制作方法

权利要求书

1.一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片的制作方法，所述开关集成芯片包括基于氮化镓高电子迁移率晶体管GaN HEMT工艺的GaN HEMT开关电路和基于硅工艺的互补金属氧化物半导体CMOS开关控制电路，其特征在于，所述方法包括：

提供硅基GaN晶圆，所述硅基GaN晶圆包括硅基衬底、设置于所述硅基衬底的上端面的GaN外延层X，所述GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，所述目标区域GaN外延层X1和所述非目标区域GaN外延层X2为相邻设置；

采用刻蚀工艺去除所述非目标区域GaN外延层X2，使得所述硅基衬底的上端面形成SiCMOS器件区域，所述Si CMOS器件区域用于制作Si CMOS开关控制电路；

采用刻蚀工艺在所述目标区域GaN外延层X1上形成GaN HEMT器件区域，所述GaN HEMT器件区域用于制作所述GaN HEMT开关电路。

2.根据权利要求1所述的方法，其特征在于，所述Si CMOS开关控制电路中包括至少一个PMOS管和至少一个NMOS管，所述Si CMOS开关控制电路的制作步骤如下：

采用双阱工艺，在所述硅基衬底上生成N阱和P阱，所述N阱和P阱的位置与所述至少一个PMOS管中的每个PMOS管、所述至少一个NMOS管中的每个NMOS管的位置对应；

根据所述每个PMOS管、所述每个NMOS管的栅极位置在所述硅基衬底上制作栅极，根据所述每个PMOS管、所述每个NMOS管的源漏极位置在所述硅基衬底上形成有源区；

使用掩膜版在所述硅基衬底上形成接触孔，所述接触孔与所述N阱和所述P阱接触；

进行至少一层的金属互连工艺，用于在所述接触孔上形成引脚进行电连接。

3.根据权利要求1所述的方法，其特征在于，所述GaN HEMT开关电路中包括场效应晶体管，在所述GaN HEMT器件区域上实施GaN HEMT器件工艺，制作所述GaN HEMT开关电路的步骤如下：

在所述目标区域GaN外延层X1上刻蚀凹槽，形成所述场效应晶体管的源极和漏极；

在所述目标区域GaN外延层X1上刻蚀栅极槽，并在所述栅极槽的上端面沉积钝化层Z和金属层G1，形成栅极，所述金属层G1和所述钝化层Z之间设置有介质层Y，所述金属层G1用于形成引脚进行电连接。

4.根据权利要求3所述的方法，其特征在于，所述钝化层Z是Si3N4或SiO2。

5.根据权利要求3所述的方法，其特征在于，所述栅极的形状是T形或Y形。

6.根据权利要求3所述的方法，其特征在于，所述GaN HEMT开关电路和所述Si CMOS开关控制电路通过金属互连工艺进行导通。

7.根据权利要求1所述的方法，其特征在于，所述开关集成芯片上还集成有输入匹配电路和/或输出匹配电路。

8.根据权利要求1所述的方法，其特征在于，所述GaN外延层X包括以下至少一项：

成核层，用于提供沟道层的薄膜生长环境；

过渡层，用于填充过渡材料，还用于实现GaN外延层X与硅基衬底材料之间的晶格适配以及减小应力；

沟道层，包括GaN晶体薄膜；

隔离层，用于限制电子的向上运动，提升二维电子气的密度；

势垒层，用于向所述沟道层提供电子；

盖帽层，用于防止所述势垒层的氧化。

9.根据权利要求8所述的方法，其特征在于，

所述成核层的厚度为1-10nm；

所述过渡层的厚度为0.5-4um；

所述沟道层的厚度为0.1-1um；

所述隔离层的厚度为0.2-2nm；

所述势垒层的厚度为10-50nm；

所述盖帽层的厚度为2-10nm。