[发明专利]一种自组网频谱传感器在审
申请号: | 202110060101.8 | 申请日: | 2021-01-18 |
公开(公告)号: | CN112886989A | 公开(公告)日: | 2021-06-01 |
发明(设计)人: | 付进;陈向明;徐赟;江飞;陈叶民;万良金;蔡怀海;陈明;成迅;翟安江;姜杨;雷桓霁 | 申请(专利权)人: | 同方电子科技有限公司 |
主分类号: | H04B1/401 | 分类号: | H04B1/401;H04B1/00 |
代理公司: | 北京纽乐康知识产权代理事务所(普通合伙) 11210 | 代理人: | 田磊 |
地址: | 332000 江西*** | 国省代码: | 江西;36 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 组网 频谱 传感器 | ||
1.一种自组网频谱传感器,其特征在于,包括射频接收单元(1)、与所述射频接收单元(1)连接的控制处理单元(2)、与所述控制处理单元(2)分别连接的功放单元(3)、GPS模块(4)和电源单元(5),所述功放单元(3)与所述射频接收单元(1)连接,所述射频接收单元(1)包括开关切换电路(11)和本振源电路(12),所述开关切换电路(11)连接有7路频率预选电路(13),所述本振源电路(12)连接有本振放大电路(14),所述本振放大电路(14)与所述7路频率预选电路(13)均连接有混频电路(15);所述控制处理单元(2)包括AD采集电路(21),所述混频电路(15)与所述AD采集电路(21)连接,所述AD采集电路(21)连接有FPGA+CPU系统(22),所述FPGA+CPU系统(22)分别连接有网络通信电路(23)、存储电路(24)和DA信号电路(25);所述功放单元(3)包括MCU控制电路(31),所述MCU控制电路(31)连接有乒乓本振电路(32),所述乒乓本振电路(32)连接有变频电路(33),所述DA信号电路(25)与所述变频电路(33)连接,所述变频电路(33)连接有功率放大电路(34),所述功率放大电路(34)连接有收发切换电路(35);所述收发切换电路(35)与所述射频接收单元(1)连接。
2.根据权利要求1所述的一种自组网频谱传感器,其特征在于,所述7路频率预选电路(13)包括低端频率预选电路(131)和高端频率预选电路(132),所述低端频率预选电路(131)的亚倍频波段分别为30MHz~160MHz、160MHz~320MHz、320MHz~650MHz、650MHz~900MHz和900MHz~1.5GHz,所述高端频率预选电路(132)的亚倍频波段分别为1.5GHz~2.75GHz和2.75GHz~3.5GHz。
3.根据权利要求2所述的一种自组网频谱传感器,其特征在于,所述开关切换电路(11)包括第一SPDT开关芯片、第二SPDT开关芯片和SP5T开关芯片,所述开关切换电路(11)连接有第一低噪放电路,所述第一低噪放电路电路连接有第一SPDT开关芯片,所述高端频率预选电路(132)设置于所述第一SPDT开关芯片和第二SPDT开关芯片之间。
4.根据权利要求3所述的一种自组网频谱传感器,其特征在于,所述第二SPDT开关芯片与所述所述AD采集电路(21)连接。
5.根据权利要求3所述的一种自组网频谱传感器,其特征在于,所述SP5T开关芯片连接有第二低噪放电路,所述第二低噪放电路与所述混频电路(15)连接。
6.根据权利要求5所述的一种自组网频谱传感器,其特征在于,所述第一低噪放电路包括第一低噪声放大器,所述第一低噪声放大器用于高端波段降低其噪声系数,第二低噪放电路包括第二低噪声放大器,所述第二低噪声放大器用于低端波段降低其噪声系数。
7.根据权利要求1所述的一种自组网频谱传感器,其特征在于,所述FPGA+CPU系统(22)包括处理器系统部分和可编程逻辑部分,所述FPGA+CPU系统(22)分别与所述GPS模块(4)和所述电源单元(5)连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于同方电子科技有限公司,未经同方电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110060101.8/1.html,转载请声明来源钻瓜专利网。