[发明专利]一种基于系统级封装的耐辐射混合信号FPGA

说明书

本发明一种基于系统级封装的耐辐射混合信号FPGA，由可编程逻辑单元、高速并行模数转换单元、低速串行模数转换单元、数模转换单元和刷新单元组成。采用系统级封装技术，集成上述五颗耐辐射裸芯，实现通用FPGA逻辑、模数转换、数模转换、高速度、并行数据处理、实时刷新等功能。本发明所述的耐辐射混合信号FPGA，具有集成度高、体积小、可靠性高、通用性强等优点，为宇航用陀螺等电子产品混合信号采集、数据处理提供了解决方案。

技术领域

本发明涉及一种混合信号FPGA，特别是一种基于系统级封装技术的耐辐射混合信号FPGA，属于混合信号微系统领域。

背景技术

宇航环境存在大量的γ射线、x射线和中子、电子等高能粒子，会造成半导体器件功能、性能发生短暂失效甚至永久失效，从而导致卫星或空间飞行器发生灾难性后果，所以空间应用领域的辐射环境要求半导体器件具备耐辐射性能。电离辐射效应和单粒子效应是考量MOS工艺加工的半导体集成电路适用于宇航环境的关键。

航空航天、军用卫星等武器装备领域通常要求光纤陀螺信号采集和数据处理系统小型化，目前陀螺信号采集及数据处理系统，多数采用PCB板级组装多颗独立芯片方式实现系统功能，受制于各芯片体积、质量等限制，PCB板级组装系统无疑存在体积大、集成度低等问题。所以研究适用于宇航环境的小型化、轻质化、高集成度、通用性强的耐辐射混合信号FPGA尤为重要，目前国内外关于此方面研究比较空缺。

发明内容

本发明的技术解决问题为：克服现有技术的不足，提供一种基于系统级封装的耐辐射混合信号FPGA，具备模数转换、数模转换、高速数据处理、实时刷新、自动修复辐照效应造成的中断等功能，为宇航环境下陀螺信号采集和数据处理提供了解决方案，提高了集成度和通用性。

本发明的技术解决方案是：一种基于系统级封装的耐辐射混合信号FPGA，包括：可编程逻辑单元、高速并行模数转换单元(高速并行ADC)、低速串行模数转换单元(低速串行ADC)、数模转换单元(DAC)和刷新单元；

高速并行模数转换单元(高速并行ADC)采集陀螺信号并实现模数转换，得到数字信号1，送至可编程逻辑单元；可编程逻辑单元对高速并行模数转换单元(高速并行ADC)输出的数字信号1按照预先设定的数据处理要求进行数据处理，得到可编程逻辑单元的输出信号1，送至数模转换单元(DAC)，数模转换单元(DAC)实现信号的数模转换，得到模拟信号1，并输出至外部；

刷新单元实现可编程逻辑单元的配置与刷新。刷新单元通过调取外部存储器中预存的配置数据，利用配置数据对可编程逻辑单元进行配置；刷新单元根据可编程逻辑单元的型号确定刷新数据长度，调取外部存储器中预存的配置数据并按照确定的刷新数据长度对配置数据进行处理，刷新单元利用处理后的配置数据对可编程逻辑单元进行重新配置实现对可编程逻辑单元的刷新；

低速串行模数转换单元(低速串行ADC)，采集温度传感器信号并实现模数转换，得到数字信号2，送至可编程逻辑单元；可编程逻辑单元对低速串行模数转换单元(低速串行ADC)输出的数字信号2按照预先设定的数据处理要求进行数据处理，得到可编程逻辑单元的输出信号2，送至数模转换单元(DAC)，数模转换单元(DAC)实现信号的数模转换，得到模拟信号2，并输出至外部；

优选的，刷新单元根据可编程逻辑单元的型号确定刷新数据长度，调取外部存储器中预存的配置数据并按照确定的刷新数据长度对配置数据进行处理，刷新单元利用配置数据对可编程逻辑单元进行重新配置实现对可编程逻辑单元的刷新，在FPGA置于辐射环境中发生单粒子翻转时进行。

优选的，可编程逻辑单元、高速并行模数转换单元(高速并行ADC)、低速串行模数转换单元(低速串行ADC)、数模转换单元(DAC)和刷新单元为五种功能单元；耐辐射混合信号FPGA集成的五种功能单元，均为裸芯，且均具备耐辐射性能。采用系统级封装技术，耐辐射混合信号FPGA为上下双腔体陶瓷封装，上下腔体采用气密性封装，通过引线键合、基板布线等在耐辐射混合信号FPGA中集成五颗耐辐射裸芯。