[发明专利]GOA电路

权利要求书

1.一种GOA电路，其特征在于，包括级联的多个电路单元，其中第n级电路单元包括：

输入上拉模块，所述输入上拉模块的输入端接收第一控制信号并输出第一输出信号至第一节点，所述输入上拉模块的输出端连接所述第一节点；

输出上拉模块，所述输出上拉模块的输入端连接所述第一节点，所述输出上拉模块的输出端输出第n级电路单元的有效级传信号；若所述第一节点为高电位，所述输出上拉模块开始工作，若所述第一节点为低电位，所述输出上拉模块停止工作；

下拉控制模块，所述下拉控制模块的输入端接收第二控制信号，并输出第二输出信号至第二节点，所述下拉控制模块的输出端连接所述第二节点；

输出下拉模块，所述输出下拉模块的输入端连接所述第二节点，所述输出下拉模块的用以将所述第n级电路单元的级传信号拉低至低电位；若所述第二节点为高电位，所述输出下拉模块开始工作，若所述第二节点为低电位，所述输出下拉模块停止工作；

第一反馈模块，所述第一反馈模块的输入端连接所述第二节点，所述反馈模块的输出端连接所述第一节点，所述第一反馈模块用以根据所述第二节点的电压控制所述第一节点电压；

镜像模块，所述镜像模块为所述输入上拉模块的镜像单元，所述镜像模块的输入端接收所述第一控制信号并输出所述第一输出信号至第三节点；其中所述镜像模块包括第三薄膜晶体管；所述第三薄膜晶体管的源极连接所述第三节点，所述第三薄膜晶体管的栅极接收所述第n+1级的时钟信号，所述第三薄膜晶体管的漏极接收第n-1级的级传信号或初始级的使能信号；以及

第二反馈模块，所述第二反馈模块的输入端连接所述第三节点，所述第二反馈模块的输出端连接所述第二节点，所述第二反馈模块用以根据所述第三节点的电压控制所述第二节点的电压；其中，所述第二节点的电压与所述第一节点的电压不能同时为高电位。

2.如权利要求1所述的GOA电路，其特征在于，

若所述第二节点的电压为高电位，所述第一反馈模块控制所述第一节点为低电位；

若所述第三节点的电压为高电位，所述第二反馈模块控制所述第二节点为低电位。

3.如权利要求1所述的GOA电路，其特征在于，

所述第一控制信号包括第n-1级的级传信号或初始级的使能信号。

4.如权利要求1所述的GOA电路，其特征在于，所述第n级电路单元还包括：

栅极信号关闭模块，所述栅极信号关闭模块的输入端连接第三控制信号，所述栅极信号关闭模块的输出端连接所述第n级电路单元的输出端，用以关闭GOA电路中栅极信号。

5.如权利要求1所述的GOA电路，其特征在于，

所述输入上拉模块包括：第一薄膜晶体管；

所述第一薄膜晶体管的栅极接收第n+1级的时钟信号，所述第一薄膜晶体管的源极接收第n-1级电路单元的级传信号或初始级的使能信号，所述第一薄膜晶体管的漏级连接所述第一节点。

6.如权利要求1所述的GOA电路，其特征在于，

所述输出上拉模块包括：第六薄膜晶体管、第八薄膜晶体管以及第一电容；

所述第六薄膜晶体管的栅极接收第一电压信号，所述第六薄膜晶体管的源极连接所述第一节点，所述第六薄膜晶体管的漏极连接所述第一电容的第一端；

所述第八薄膜晶体管的栅极分别连接所述第六薄膜晶体管的漏极以及所述第一电容的第一端，所述第八薄膜晶体管的漏极接收第n级的时钟信号，所述第八薄膜晶体管的源极连接所述第n级电路单元的输出端；

所述第一电容的第二端分别连接所述第n级电路单元的输出端以及所述第八薄膜晶体管的源极。

7.如权利要求1所述的GOA电路，其特征在于，

所述下拉控制模块包括：第七薄膜晶体管；

所述第七薄膜晶体管的栅极接收第n+1级的时钟信号，所述第七薄膜晶体管的源极接收第二电压信号，所述第七薄膜晶体管的漏极连接所述第二节点。