[发明专利]半导体封装方法及封装结构

说明书

本发明是一种半导体封装方法及封装结构。该半导体封装方法包含：设置多个半导体装置于载体上；形成密封体于该载体上，且该密封体包覆所述半导体装置，该密封体具有凹槽，其中该凹槽具有加强部及凹部，该加强部凸出于该凹部，且该加强部围绕该凹部；以及移除该密封体的该凹槽的该加强部。

技术领域

本发明是关于一种半导体封装方法，特别是关于一种于半导体的密封体形成凹槽的半导体封装方法。

背景技术

半导体封装(Semiconductor package)是将半导体装置以环氧树脂成型材料(Epoxy Molding Compound,EMC)包覆后，再将环氧树脂成型材料固化为密封体，密封体可用以避免半导体装置受到外界环境的冲击、潮湿或静电的影响。电子装置目前朝向轻、薄的方向发展，因此以环氧树脂成型材料固化的密封体会尽量成型为较薄的厚度，但也因为密封体过薄可能导致半导体封装的强度不足，导致在搬运或是后续制程中产生翘曲(Warpage)。例如，在扇出型晶圆级封装(Fan-out wafer level packaging)中，借由重分布线路(Redistribution layer)将芯片的输出端点延伸至芯片以外的区域，以增加单一个芯片可输出的接脚数，但由于薄化的半导体封装的强度不足，使得重分布线路与芯片的导接垫之间的对位不易，或是需要晶圆支撑系统承载才可进行加工制程，令制作成本增加。

发明内容

本发明的主要目的是在密封体上形成凹槽，可在薄化密封体时借由凹槽的环型加强部维持半导体封装的强度及平整性，避免半导体封装结构在后续制程中产生翘曲。

本发明的一种半导体封装方法包含：设置多个半导体装置于载体上；形成密封体于该载体上，且该密封体包覆所述半导体装置，该密封体具有凹槽，其中该凹槽具有加强部及凹部，该加强部凸出于该凹部，且该加强部围绕该凹部；以及移除该密封体的该凹槽的该加强部。

较佳地，所述半导体装置被包覆于该凹槽的该凹部中。

较佳地，该加强部中并未包覆有该半导体装置。

较佳地，该密封体具有下表面，该凹部具有槽底面，其中该凹部的该槽底面与该下表面之间具有第一间距，该第一间距小于500um，该加强部具有顶面，其中该加强部的该顶面与该下表面之间具有第二间距，该第二间距大于600um。

较佳地，该凹槽的槽底面凸设有多个加强肋。

较佳地，包含将该载体移除、将该密封体贴附于切割胶带上以及切割该密封体以形成多个半导体封装元件。

较佳地，各该半导体装置具有芯片，该芯片具有主动面及背面，该主动面接触该载体，该主动面具有多个导接垫，该背面被该密封体包覆；形成该密封体于该载体后，移除该载体并将重分布线路层设置于该主动面，且该重分布线路层电性连接所述导接垫，接着将多个导接元件设置于该重分布线路层上，各该导接元件经由该重分布线路层电性连接各该导接垫。

较佳地，形成该密封体于该载体上包含：提供模具，该模具具有模穴；将设置有多个半导体装置的该载体设置于该模具的该模穴中；置入密封胶于该模穴中；固化该密封胶以形成该密封体，其中该模穴的形状为凹字型而能直接形成具有该凹槽的该密封体。

较佳地，各该半导体装置具有芯片，该芯片具有主动面及背面，该背面接触该载体，该主动面具有多个导接凸块，各该导接凸块电性连接各该导接垫；形成该密封体于该载体后，研磨该密封体的下表面，使所述导接凸块显露于该下表面；接着将重分布线路层设置于该下表面，且该重分布线路层电性连接所述导接凸块；以及将多个导接元件设置于该重分布线路层上，各该导接元件经由该重分布线路层电性连接各该导接凸块。