[发明专利]多核处理装置及其功耗控制方法

说明书

本申请实施例公开了一种多核处理装置及其功耗控制方法。该装置通过功耗控制单元获取一个或多个单指令多线程处理单元中每个在一个功耗调节周期的工作负载，判断一个或多个单指令多线程处理单元中每个在一个功耗调节周期的工作负载是否小于功耗调节阈值，当一个或多个单指令多线程处理单元中任一单指令多线程处理单元在一个功耗调节周期的工作负载小于功耗调节阈值，则指示所述任一单指令多线程处理单元中至少部分线程束执行功耗调节指令，以增加所述任一单指令多线程处理单元的工作负载。本申请实施例可以保证多核处理装置在有效工作期间保持比较稳定的电流和电压，减小多核处理装置中的电压速降问题，从而降低芯片整体功耗，提高处理频率与性能。

技术领域

本申请涉及处理器功耗管理领域，具体而言，涉及一种多核处理装置及其功耗控制方法。

背景技术

目前，CPU、GPU等多核处理芯片中会产生严重的电压速降(voltage droop)问题。多核处理芯片中，常常会出现多个甚至全部处理核心都在等待同一个数据或者指令，当所有处理核心都进入休眠状态，会造成芯片工作负载急剧下降，电压急剧升高；一旦等待一定的时钟周期之后，数据或指令在预定时钟周期内同时返回给所有处理核心，则全部处理核心会在预定时钟周期内进入最高工作负荷，电流在短时间内急剧上升，电压则在短时间内急剧下降，这种现象就被称为电压速降(voltage droop)问题。多核处理芯片的电压速降会导致芯片工作电压低于需要的安全电压，产生可能的系统挂起，对芯片的稳定与安全构成了严重挑战。为了克服电压速降问题，多核处理芯片通常需要更高的电压才能安全运行，严重降低了芯片性能，造成了系统功耗的浪费。

目前已知有一些方法可以用于多核处理芯片的电压速降问题改善，例如事后反馈控制法、大量使用电容或采用多核不同频率的异步电路设计。然而，事后反馈控制法后知后觉，很容易错过需要反馈的时间点，不能有效降低超大芯片的电压速降问题；大量使用电容则会导致电容封装问题；而多核不同频率的异步电路设计复杂，每个处理核心的连线数量巨大，占用面积大，工程实现要求极高。

发明内容

有鉴于此，本申请的目的是提出一种多核处理装置及其功耗控制方法，以减小多核处理芯片的电压速降，从而降低整体功耗和提高芯片的处理性能。

第一方面，本申请提出一种多核处理装置，包括：

一个或多个单指令多线程处理单元，所述单指令多线程处理单元包括一个或多个用于执行指令的线程束；

功耗控制单元，用于获取所述一个或多个单指令多线程处理单元中每个在一个功耗调节周期的工作负载，判断所述一个或多个单指令多线程处理单元中每个在一个功耗调节周期的工作负载是否小于功耗调节阈值，当所述一个或多个单指令多线程处理单元中任一单指令多线程处理单元在一个功耗调节周期的工作负载小于功耗调节阈值，则指示所述任一单指令多线程处理单元中至少部分线程束执行功耗调节指令，以增加所述任一单指令多线程处理单元的工作负载。

在优选的实施方式中，所述装置还包括：

指令调度器，用于调度指令到所述一个或多个单指令多线程处理单元；

共享内存，用于实现所述一个或多个单指令多线程处理单元之间的数据交换；

一级缓存，用于实现所述一个或多个单指令多线程处理单元的数据读写；

其中，所述指令调度器、共享内存和一级缓存向所述功耗控制单元发送所述一个或多个单指令多线程处理单元中每个在一个功耗调节周期中执行的不同类型的指令的数量；

所述功耗控制单元获取所述一个或多个单指令多线程处理单元中每个的工作负载包括：所述功耗控制单元从所述指令调度器、共享内存和一级缓存接收所述一个或多个单指令多线程处理单元中每个在一个功耗调节周期中执行的不同类型的指令的数量。