[发明专利]存储器的编程操作方法及装置

说明书

本发明涉及一种存储器的编程操作方法及装置，存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，编程操作方法包括：进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电；进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程，从而，在对存储串进行编程操作时，能够在该编程操作的预充电阶段有效降低沟道的电荷密度，进而减小编程干扰。

【技术领域】

本发明涉及存储器技术领域，具体涉及一种存储器的编程操作方法及装置。

【背景技术】

随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。

目前，在3D NAND存储器的擦除过程中，为了提高擦除效率，并减少对存储单元的重复读写操作，会采用半块擦除方案，也即，对于已经写入了数据的存储块，只擦除该存储块中上部堆栈或者下部堆栈的数据，而不对另一堆栈的数据进行擦除。

在3D NAND存储器的编程过程中，需要预充电来提高整个沟道的电势，而在进行半块擦除之后，由于存在上部堆栈或者下部堆栈未被擦除的情况，沟道无法导通，故需要按照不同的方式进行预充电。具体地，在下部堆栈未擦除，对上部堆栈进行编程的情况下，通常会在编程操作的预充电阶段向漏极端提供较大的正偏电压，以对沟道进行预充电，并且采用从上到下的编程顺序进行编程。但是，这种对于上部堆栈的编程操作方案存在预充电无法有效提高沟道电势的问题，编程干扰严重。

【发明内容】

本发明的目的在于提供一种存储器的编程操作方法及装置，以减小编程干扰。

为了解决上述问题，本发明提供了一种存储器的编程操作方法，该存储器包括第一存储串、以及位于第一存储串两端的第一输入端和第二输入端，第一存储串包括串联的多个第一存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态，编程操作方法包括：

进行第一编程操作的预充电，包括向第二输入端提供第一预设电压，并对处于已编程状态的第一存储单元的栅极层提供第二预设电压，使处于已编程状态的第一存储单元导通，以对第一存储串中的沟道进行预充电；以及，

进行第一编程操作，第一编程操作从靠近第二输入端的第一存储单元向远离第二输入端方向对多个待编程的第一存储单元进行编程。

其中，向第二输入端提供第一预设电压的持续时长大于对处于已编程状态的第一存储单元的栅极层提供第二预设电压的持续时长。

其中，进行第一编程操作，具体包括：

对当前编程的第一存储单元进行编程；

当完成对当前编程的第一存储单元的编程时，将下一第一存储单元更新为当前编程的第一存储单元，并返回执行进行第一编程操作的预充电的步骤，其中，下一第一存储单元为与当前编程的第一存储单元相邻且位于当前编程的第一存储单元背离第二输入端的一侧上的第一存储单元。

其中，进行第一编程操作，具体包括：

对当前编程的第一存储单元的栅极层提供编程电压，并向剩余的第一存储单元提供沟道导通电压。

其中，存储器还包括位于第一存储串和第二输入端之间的第一冗余存储串，第一冗余存储串包括串联的至少一个第一冗余存储单元，各个第一冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，至少一个第一冗余存储单元的数据状态为已编程状态，进行第一编程操作的预充电，还包括：