[发明专利]共享缓冲存储器路由

权利要求书

1.一种装置，包括：

网络控制器和共享存储器控制器；

耦合到所述共享存储器控制器的一个或多个中央处理单元（CPU）节点；

支持多个分层协议栈的接口，所述多个分层协议栈包括存储器访问协议栈和快速外围组件互连PCIe协议栈，

分层协议栈具有第一层、第二层和第三层，所述第三层包括物理层，

所述物理层由所述存储器访问协议栈和所述PCIe协议栈共享，以向外部设备物理传送信息，所述物理层包括：

传送器，通过链路将数据传送到外部设备，所述链路聚集多个通道，

接收器，通过所述链路从所述外部设备接收数据，

其中通道表示用于传输的差分信号对和用于接收的差分信号对；以及

用于实现所述存储器访问协议栈和所述PCIe协议栈的单独的引脚组。

2.根据权利要求1所述的装置，还包括：

转换逻辑，用于将CPU节点在存储器访问请求中引用的地址值转换为池化存储器域中的全局地址值。

3.根据权利要求2所述的装置，还包括：

内部路由逻辑，用于：在所述转换逻辑指示共享存储控制器有权直接访问本地存储器元件上托管的池化存储器的特定行的情况下，促进存储器访问请求到本地存储器元件的路由；以及

全局地址路由逻辑，用于：根据所述全局地址值，确定要将所述存储器访问请求路由到耦合到与所述全局地址值相关联的远程存储器元件的远程共享存储控制器。

4.根据权利要求1所述的装置，还包括：

多路复用器，耦合到所述物理层以根据所述存储器访问协议栈或所述PCIe协议栈传送和接收信息。

5.根据权利要求3至4中的任一项所述的装置，其中，所述第一层包括用于组装和拆分分组的事务层，并且所述第二层包括数据链路层，以提供用于通过所述链路交换所述分组的可靠机构。

6.根据权利要求5所述的装置，其中，所述数据链路层计算并应用错误检测码，以及将修改后的分组提交到所述物理层以便通过所述链路进行传输。

7.根据权利要求6所述的装置，其中，所述错误检测码是循环冗余码（CRC）。

8.根据权利要求7所述的装置，其中，所述CRC包括16位值。

9.根据权利要求8所述的装置，其中，所述CPU节点包括第一CPU节点和第二CPU节点，其中，所述第一CPU节点和第二CPU节点在虚拟机监视器的控制下作为独立的节点可操作。

10.根据权利要求3至9中的任一项所述的装置，其中，所述第一层包括一致性协议以支持来自所述存储器元件的数据的高速缓存行。

11.根据权利要求2所述的装置，其中，所述转换逻辑包括转换后备缓冲器。

12.根据权利要求1-11中的任一项所述的装置，其中，CPU节点还包括：

解码器，用于对提取的指令进行解码；以及

调度器，用于调度执行单元上的指令。