[发明专利]一种高灵活度低带宽的SSD主控芯片的运算加速方法和电路

说明书

本发明公开了一种高灵活度低带宽的SSD主控芯片的运算加速方法和电路，包括：互联阵列、运算阵列和存储器；所述运算阵列包括命令读取单元、回写控制单元和多个运算模块；每一运算模块包括输入队列处理单元、逻辑运算单元和输出队列处理单元；上述方案通过互联阵列让所有逻辑运算单元相连，每一运算模块在完成自身对应的逻辑运算后通过互联阵列自动将运算结果发往下一运算模块，待所有运算均完成后通过会写控制单元将最终运算结果存储于存储器中，并通过所述命令读取单元进行回读。当需要进行不同的逻辑运算时，只需编辑相应层级的命令数据包输入到本发明的加速电路即可，从而极大提高了逻辑运算的效率和灵活度。

技术领域

本发明涉及芯片电路设计领域，特别涉及一种高灵活度低带宽的SSD主控芯片的运算加速方法和电路。

背景技术

SSD数据存储已经逐渐成为消费设备数据存储和云存储的主要存储介质。对于SSD数据存储来说,数据纠错的意义十分重大,特别是个人关键数据和政府机构相关的数据。SSD主控芯片作为SSD存储设备的大脑,其纠错性能和加解密性能直接决定SSD硬盘的耐用度。

目前，SSD主控芯片的纠错功能和加解密功能都是由固定的实现特定纠错算法或加解密算法的加速电路实现，这种电路只能实现相对固定的逻辑运算过程,一旦SSD硬盘产出来就无法升级纠错性能，进行更加复杂的逻辑运算。面对日新月异的科技发展环境而言，这种智能进行固定逻辑运算的SSD固态硬盘极容易被淘汰。

发明内容

为此，需要提供一种高灵活度低带宽的SSD主控芯片的运算加速电路的技术方案，用以解决现有技术的SSD主控芯片算力固定、灵活性差等问题。

为实现上述目的，本发明第一方面提供了一种高灵活度低带宽的SSD主控芯片的运算加速方法，所述方法应用于高灵活度低带宽的SSD主控芯片的运算加速电路，所述运算加速电路包括互联阵列和运算阵列；所述运算阵列包括命令读取单元和多个运算模块；每一运算模块包括输入队列处理单元、逻辑运算单元和输出队列处理单元；

所述方法包括以下步骤：

所述命令读取单元读取第一命令数据包，并将所述第一命令数据包通过所述互联阵列广播至所有运算模块的输入队列处理单元；所述第一命令数据包包括第一命令信息和第一层级数据信息，所述第一命令信息包括至少一个层级标识信息；

各个所述输入队列处理单元监听当前互联阵列中广播的第一命令数据包，当判定所述第一命令信息中当前待处理的层级标识信息与自身所在的运算模块的标识信息一致时，获取当前互联阵列中广播的第一命令数据包；

接收所述第一命令数据包的运算模块的输入队列处理单元将所述第一层级数据信息传输给同一运算模块中的逻辑运算单元进行运算，得到第二层级数据信息；以及将所述第二层级数据信息和第一命令信息传输给同一运算模块中的输出队列处理单元进行第一处理，得到第二命令数据包，并将所述第二命令数据包回传给所述互联阵列；

所述第一处理包括：对所述第一命令信息中当前运算模块对应的层级标识信息予以删除，得到第二命令信息，并将所述第二命令信息与所述第二层级数据信息进行组合得到第二命令数据包。

进一步地，所述方法还包括：

各个所述输入队列处理单元监听当前互联阵列中广播的第二命令数据包，当判定所述第二命令信息中当前待处理的层级标识信息与自身所在的运算模块的标识信息一致时，获取当前互联阵列中广播的第二命令数据包；

接收所述第二命令数据包的运算模块的输入队列处理单元将所述第二层级数据信息传输给同一运算模块中的逻辑运算单元进行运算，得到第三层级数据信息；以及将所述第三层级数据信息和第二命令信息传输给同一运算模块中的输出队列处理单元进行第二处理，得到第三命令数据包，并将所述第三命令数据包回传给所述互联阵列；