[发明专利]半导体器件

说明书

公开了一种半导体器件，包括横向分布在所述半导体器件表面的阱区和漂移区，在阱区和漂移区中分别设置有源端掺杂区和漏端掺杂区，分别形成源端和漏端，栅极结构覆盖在阱区和漂移区之间，场板结构覆盖在漂移区上表面，用于辅助耗尽漂移区，其中，在漂移区上表面的位于场板结构与栅极结构之间的区域中设置有掺杂类型与漂移区的掺杂类型相反的表面掺杂区，该表面掺杂区电引出与场板结构电连接。本发明的半导体器件可使场板结构上表面的电位略低于场板结构下表面的电位，提升了场板结构对漂移区的辅助耗尽效果，提升半导体器件的击穿电压。

技术领域

本发明涉及半导体技术领域，具体地，涉及半导体器件。

背景技术

为了提升功率LDMOS(laterally-diffused metal-oxide semiconductor，横向扩散金属氧化物半导体)的电学特性，通常需要提升其击穿电压 (BV)，并降低其比导通电阻。

常见的应用技术有场板技术、降低表面电场(resurf)技术、超结器件。其中，场板技术是一种被大量广泛应用的技术，其可以有效调节漂移区电场，提升器件的BV，并且可以在耐压状态下，辅助耗尽漂移区，在相同的耐压条件下可以有更大的掺杂浓度，更低的导通电阻。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件，从而提升场板结构对漂移区的辅助耗尽效果，进一步提升半导体器件的击穿电压，提升电学特性。

根据本发明的一方面，提供一种半导体器件，包括：

横向分布在所述半导体器件表面的阱区和漂移区，在所述阱区的远离所述漂移区的一端和所述漂移区的远离所述阱区的一端分别设置有源端掺杂区和漏端掺杂区；

栅极结构，覆盖在所述阱区和所述漂移区之间；

场板结构，覆盖在所述漂移区上表面，位于所述栅极结构与所述第二掺杂区之间，其中，

所述漂移区上表面还包括掺杂类型与所述漂移区的掺杂类型相反的表面掺杂区，所述表面掺杂区位于所述栅极结构与所述场板结构之间，所述表面掺杂区电引出与所述场板结构电连接。

可选地，所述场板结构包括横向间隔分布的多段。

可选地，所述阱区为通过所述栅极结构自对准形成的。

可选地，所述场板结构和所述栅极结构为采用同一块掩膜版为掩膜同时刻蚀形成。

可选地，还包括外延层，所述外延层位于衬底上，所述阱区和所述漂移区位于在所述外延层上表面且间隔分布。

可选地，所述漂移区为N型掺杂区；

所述阱区为P型掺杂区；

所述第一掺杂区包括横向连接的P型掺杂区和N型掺杂区，且所述第一掺杂区的P型掺杂区较N型掺杂区远离所述漂移区；

所述第二掺杂区为N型掺杂区。

可选地，所述表面掺杂区为P型掺杂区，所述表面掺杂区上表面还包括P型掺杂的电引出区，所述电引出区与所述场板结构电连接。

可选地，所述漂移区为P型掺杂区；

所述阱区为N型掺杂区；

所述第一掺杂区包括横向连接的N型掺杂区和P型掺杂区，且所述第一掺杂区的N型掺杂区较P型掺杂区远离所述漂移区；

所述第二掺杂区为P型掺杂区。

可选地，所述表面掺杂区为N型掺杂区，所述表面掺杂区上表面还包括N型掺杂的电引出区，所述电引出区与所述场板结构电连接。