[发明专利]三维存储器件及其制造方法

说明书

提供了一种三维(3D)存储器件及其制造方法。所述3D存储器件包括衬底、绝缘层、栅极材料层和垂直结构。所述绝缘层和所述栅极材料层设置在所述衬底上并且在垂直方向上交替堆叠。所述垂直结构沿所述垂直方向穿过所述栅极材料层。所述垂直结构包括半导体层和捕获层。所述半导体层沿所述垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。所述捕获层包括在所述垂直方向上对齐并且相互隔开的捕获区段。可以通过相互隔开的所述捕获区段改善所述3D存储器件的电气性能。

本申请是申请号为201980002225.1、申请日为2019年9月20日、发明名称为“三维存储器件及其制造方法”的中国发明专利申请的分案申请。

技术领域

本公开涉及一种存储器件及其制造方法，更具体而言，涉及一种三维(3D)存储器件及其制造方法。

背景技术

通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面加工和制作技术变得更加困难，而且成本更加高昂。结果，平面存储单元的存储密度接近上限。

三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。在常规3D存储架构当中，存储串形成于穿过半导体衬底上的多层堆叠结构的沟道孔中。外延结构形成于每一沟道孔的底部，从而对存储串的沟道层和半导体衬底进行电连接。然而，随着堆叠结构中的层的数量的增大以及堆叠结构中的每一层变得更薄以实现更高存储密度，一些问题变得严重，而且影响了3D存储器件的电气性能和制造成品率。因此，必须对3D存储器件的结构和/或制造工艺做出修改，以提高3D存储器件的电气性能和/或制造成品率。

发明内容

在本公开中提供了一种三维(3D)存储器件及其制造方法。捕获层包括在垂直方向上对齐并且相互隔开的多个捕获区段，以改善3D存储器件的电气性能。

根据本公开的实施例，提供了一种3D存储器件。所述3D存储器件包括衬底、绝缘层、栅极材料层和垂直结构。所述绝缘层和所述栅极材料层设置在所述衬底上并且在垂直方向上交替堆叠。所述垂直结构沿所述垂直方向穿过所述栅极材料层。所述垂直结构包括半导体层和捕获层。所述半导体层沿所述垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。所述捕获层包括在所述垂直方向上对齐并且相互隔开的捕获区段。

在一些实施例中，所述捕获区段之一在所述水平方向上位于所述半导体层和所述栅极材料层之一之间。

在一些实施例中，所述绝缘层之一部分地位于所述捕获区段中的在所述垂直方向上彼此相邻的两个捕获区段之间。

在一些实施例中，所述捕获区段的每者在垂直方向上的长度小于所述栅极材料层的每者在所述垂直方向上的长度。

在一些实施例中，所述3D存储器件进一步包括设置在所述绝缘层中的至少一个绝缘层当中的气隙，并且所述气隙位于所述栅极材料层中的在所述垂直方向上彼此相邻的两个栅极材料层之间。

在一些实施例中，所述垂直结构进一步包括在所述水平方向上围绕所述捕获层和所述半导体层的阻挡层，并且所述阻挡层包括在所述垂直方向上对齐并且相互隔开的阻挡区段。

在一些实施例中，所述阻挡区段之一在所述水平方向上设置在所述捕获区段之一和所述栅极材料层之一之间。

在一些实施例中，所述垂直方向与所述水平方向正交。