[发明专利]半导体结构及其制备方法

说明书

本发明提供了一种半导体结构及其制备方法，包括：具有多个电路区块的衬底，且衬底具有相对的第一表面以及第二表面，至少一贯穿衬底而电隔离多个电路区块的隔离结构，设置于衬底第一表面上的绝缘层，以及设置于绝缘层上的多个测试部件，且多个测试部件各位于一个对应的电路区块的纵向投影上方，其中，多个测试部件中的其中之二用以被施加测试电压而使对应的两个电路区块中的衬底电压具有一差值，本发明提供的半导体结构，通过在位于每个电路区块纵向投影上方的绝缘层上设置测试部件，并对其中之二施加测试电压，而使对应的两个电路区块中的衬底电压具有一差值，从而可以通过检测这两个电路区块之间漏电流的大小来判断隔离结构上是否有金属残留物。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

在集成电路制造的过程中，对集成电路中的组成部件进行可靠性评估是工艺开发的重要部分，隔离结构是每个集成电路中的重要组成部分，比如，用以电隔离集成电路的阱区以防止阱区漏电的TSI(Through Silicon Isolation，穿硅隔离)结构。

但是，在现有的工艺流程下，并没有有效的检测方法来检测半导体结构中的隔离结构上是否存在金属残留物，进而也无法避免半导体结构会因隔离结构上存在金属残留物而导致其器件性能失效的问题出现。

发明内容

本发明提供了一种半导体结构及其制备方法，有效地解决了现有工艺中没有有效的检测方法来检测半导体结构中的隔离结构上是否存在金属残留物的问题。

为了解决上述问题，本发明提供了一种半导体结构，所述半导体结构包括：

衬底，包括多个电路区块，且具有相对的第一表面以及第二表面；

至少一隔离结构，贯穿所述衬底而电隔离所述多个电路区块；

绝缘层，设置于所述衬底的所述第一表面上；

多个测试部件，设置于所述绝缘层上，且各位于一个对应的所述电路区块的纵向投影上方；

其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值。

进一步优选的，所述隔离结构沿第一横向具有第一长度，所述测试部件沿所述第一横向具有第二长度，其中，所述第一长度不大于所述第二长度。

进一步优选的，所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：

所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；

所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；

且其中，所述第一垂直距离与所述第二垂直距离相等，所述第一测试电压与所述第二测试电压不相等。

进一步优选的，所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：

所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；

所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；

且其中，所述第一垂直距离与所述第二垂直距离不相等，所述第一测试电压与所述第二测试电压相等。

进一步优选的，所述多个测试部件包括第一测试部件以及第二测试部件，其中：

所述第一测试部件设置于第一绝缘层上，且与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压，且所述第一绝缘层具有第一相对介电常数；