[发明专利]阵列基板及显示面板

说明书

本申请提供一种阵列基板及显示面板，该阵列基板内设有多个槽型的遮光图案，氧化物半导体层对应形成于遮光图案的槽体内，利用槽型遮光图案的底面可以遮挡由阵列基板的入光侧照射至氧化物半导体层底部的光线，利用槽型遮光图案的侧面可以遮挡由阵列基板的入光侧照射至氧化物半导体层侧面的光线，以此通过将遮光图案设置为槽型来改善遮光图案的遮光效果，相较于通过增大平面面积来改善遮光图案的遮光效果，槽型的遮光图案在阵列基板上的正投影区域的面积更小，使得阵列基板上可透光的区域的面积更大，从而提高阵列基板的开口率。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

随着可穿戴设备技术的发展以及在目前电池领域技术未得到显著突破的背景下，人们对于显示设备的功耗要求越来越高。目前用于驱动薄膜晶体管和开关薄膜晶体管的低温多晶硅(low temperature poly-silicon,LTPS)技术由于其功耗较低的特点，仍为主流技术趋势。但是由于LTPS载流子迁移率较大，存在漏电流较高的问题，因此低温多晶氧化物(low temperature polycrystalline-si oxide,LTPO)技术应运而生，其结合了LTPS和氧化物两者的优点，可在提升显示设备响应速度的同时，降低显示设备的功耗。

如图1所示，图1为现有技术中采用低温多晶氧化物技术的阵列基板的膜层结构示意图，该阵列基板包括依次层叠设置的基底101、缓冲层102、第一栅极绝缘层103、层间介质层104、第二栅极绝缘层105、钝化保护层106和平坦层107，该阵列基板内还设有多个栅极驱动薄膜晶体管11和像素驱动薄膜晶体管12，栅极驱动薄膜晶体管11和像素驱动薄膜晶体管12的半导体层分别为多晶硅半导体层111和氧化物半导体层121。由于氧化物半导体层121对光和氢比较敏感，对于底栅结构的像素驱动薄膜晶体管12，需要通过增大位于氧化物半导体层121底部的第一栅极122的面积来提升遮光的效果。如图2所示，图2为现有技术中像素驱动薄膜晶体管12的平面结构示意图，第一栅极122与扫描线14位于同一层，第一源极123和第一漏极124与数据线15位于同一层，为获得较好的遮光效果，第一栅极122需要超出氧化物半导体层121的边缘至少3μm，但这样会导致阵列基板的开口率降低。另一方面，栅极驱动薄膜晶体管11的第二栅极112与第二源极113和第二漏极114之间需要通过层间介质层115绝缘隔开，层间介质层115中含氢量较高，在制备氧化物半导体层121时，层间介质层115中的氢会扩散至氧化物半导体层121中，造成氧化物半导体层121的电性异常，导致像素驱动薄膜晶体管12的稳定性降低。

综上，现有阵列基板存在通过增大栅极的面积来改善遮光效果导致的开口率降低的问题。故，有必要提供一种阵列基板及显示面板来改善这一缺陷。

发明内容

本申请实施例提供一种阵列基板及其制作方法、显示面板，用于解决现有阵列基板存在通过增大栅极的面积来改善遮光效果导致的开口率降低的问题。

本申请实施例提供一种阵列基板，所述阵列基板包括阵列分布的多个薄膜晶体管，所述多个薄膜晶体管中的至少部分薄膜晶体管包括氧化物半导体层；

其中，所述阵列基板内设有多个槽型的遮光图案，所述氧化物半导体层对应形成于所述遮光图案的槽体内。

根据本申请一实施例，所述阵列基板包括衬底基板和设置于所述衬底基板上的第一绝缘层，所述第一绝缘层上设有多个过孔，所述遮光图案设置于所述过孔内。

根据本申请一实施例，所述遮光图案包括底面遮光层和侧面遮光层，所述底面遮光层平铺设置于所述过孔的底部，所述底面遮光层朝向所述第一绝缘层远离所述衬底基板的一侧延伸形成所述侧面遮光层，所述侧面遮光层与所述底面遮光层形成一定夹角。

根据本申请一实施例，所述侧面遮光层与所述底面遮光层形成的夹角为直角或钝角。

根据本申请一实施例，所述夹角的度数大于90°，小于或等于140°。