[发明专利]载板测试结构及测试方法

说明书

本发明提供了一种载板测试结构，包括：射频集成电路芯片测试区域，用于放置射频集成电路芯片；位于所述射频集成电路芯片测试区域周围的地‑信号‑地结构，所述地‑信号‑地结构包括多个信号端和多个地端，多个所述信号端和多个所述地端间隔设置，所述信号端用于在测试射频集成电路芯片时连接所述射频集成电路芯片的信号引脚；位于所述地‑信号‑地结构周围的测试电路，所述测试电路连接所述地‑信号‑地结构的信号端，所述测试电路用于测试所述射频集成电路芯片的功能；以及，接地端，用于连接地端。可以隔离相邻信号引脚的线路，使得相邻信号引脚的信号不会互相影响，从而提高射频集成电路芯片测试的准确度。

技术领域

本发明涉及半导体集成电路制造领域，尤其是涉及一种载板测试结构及测试方法。

背景技术

如图1，是一种射频集成电路芯片，射频集成电路芯片包括多个引脚，以和外界例如测试电路进行信号交流，其中包括：信号引脚110，接地引脚120，电源引脚130，天线引脚140等引脚。主要使用在片测试的方法测试射频集成电路芯片的功能，而在对其进行在片测试时，测试工具为载板测试结构。射频集成电路芯片放置在载板测试结构上进行测试时，除了接地引脚接地，电源引脚接电源之外，信号引脚需要与载板测试结构上的测试电路通过线路进行连接，以进行信号的传递。现有技术中，载板测试结构如图2，载板测试结构200上具有很多测试电路，用于测试射频集成电路芯片100的功能。然而在测试过程中，射频集成电路芯片100的相邻信号引脚例如第一信号引脚111和第二信号引脚112，在与测试电路传递信号时，线路上会出现信号泄漏，相邻引脚之间的线路的隔离度较差，从而影响相邻引脚传递的信号，最终影响射频集成电路芯的测试，使得测试结果不准确。

发明内容

本发明的目的在于提供一种载板测试结构及测试方法，可以隔离相邻信号引脚的线路，使得相邻信号引脚的信号不会互相影响，从而提高射频集成电路芯片测试的准确度。

为了达到上述目的，本发明提供了一种载板测试结构，用于对射频集成电路芯片进行测试，包括：

射频集成电路芯片测试区域，用于放置射频集成电路芯片；

位于所述射频集成电路芯片测试区域周围的地-信号-地结构，所述地-信号-地结构包括多个信号端和多个地端，多个所述信号端和多个所述地端间隔设置，所述信号端用于在测试射频集成电路芯片时连接所述射频集成电路芯片的信号引脚；

位于所述地-信号-地结构周围的测试电路，所述测试电路连接所述地-信号-地结构的信号端，所述测试电路用于测试所述射频集成电路芯片的功能；

以及，接地端，用于连接地端。

可选的，在所述的载板测试结构中，所述地-信号-地结构集成于所述载板测试结构的PCB板上。

可选的，在所述的载板测试结构中，所述射频集成电路芯片测试区域为正方形或长方形区域。

可选的，在所述的载板测试结构中，所述射频集成电路芯片测试区域具有第一侧、第二侧、第三侧和第四侧。

可选的，在所述的载板测试结构中，所述地-信号-地结构的信号端包括信号-信号端口，所述信号-信号端口的一端连接所述射频集成电路芯片的信号端，另一端连接所述测试电路；所述地-信号-地结构的地端包括地-地端口，地-地端口两端均连接接地端；多个地-地端口和多个信号-信号端口间隔设置。

可选的，在所述的载板测试结构中，多个地-地端口和多个信号-信号端口均匀设置在所述射频集成电路芯片区域的第一侧、第二侧、第三侧和第四侧。

可选的，在所述的载板测试结构中，3个地-地端口和2个信号-信号端口设置在射频集成电路芯片区域的第一侧；3个地-地端口和2个信号-信号端口设置在射频集成电路芯片的第二侧；3个地-地端口和2个信号-信号端口设置在射频集成电路芯片的第三侧；3个地-地端口和2个信号-信号端口设置在射频集成电路芯片的第四侧。