[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1存储器串，包含第1存储单元；

第2存储器串，包含第2存储单元；

第1位线，连接于所述第1存储器串；

第2位线，连接于所述第2存储器串；

第1字线，连接于所述第1存储单元及所述第2存储单元；以及

控制电路，电连接于所述第1位线、所述第2位线及所述第1字线；且

所述控制电路在对所述第1存储单元及所述第2存储单元的第1写入序列的第1编程动作中，向所述第1位线及所述第2位线供给第1位线电压，

在所述第1编程动作之后执行的第2编程动作中，向所述第1位线及所述第2位线供给大于所述第1位线电压的第2位线电压或大于所述第2位线电压的第3位线电压，

在所述第2编程动作之后执行的第3编程动作中，向所述第1位线供给所述第2位线电压，向所述第2位线供给所述第3位线电压，

在所述第3编程动作之后执行的第4编程动作中，向所述第1位线供给所述第3位线电压，向所述第2位线供给所述第2位线电压。

2.根据权利要求1所述的半导体存储装置，具备：

第3存储器串，包含第3存储单元；及

第3位线，连接于所述第3存储器串；且

所述第1字线连接于所述第3存储单元，

所述控制电路电连接于所述第3位线，

所述控制电路

在所述第1编程动作中，向所述第3位线供给所述第1位线电压，

在所述第2编程动作中，向所述第3位线供给所述第2位线电压或所述第3位线电压，

在所述第3编程动作中，向所述第3位线供给所述第3位线电压，

在所述第4编程动作中，向所述第3位线供给所述第3位线电压。

3.根据权利要求1或2所述的半导体存储装置，

具备电连接于所述第1字线的第1配线，且

所述控制电路

在所述第1编程动作中，向所述第1配线供给第1编程电压，

在所述第2编程动作中，向所述第1配线供给大于所述第1编程电压的第2编程电压，

在所述第3编程动作中，向所述第1配线供给大于所述第2编程电压的第3编程电压，

在所述第4编程动作中，向所述第1配线供给大于所述第3编程电压的第4编程电压。

4.根据权利要求3所述的半导体存储装置，其中

所述控制电路

在所述第1编程动作之后且所述第2编程动作之前执行的第1验证动作中，向所述第1位线及所述第2位线供给大于所述第2位线电压的第4位线电压，向所述第1配线供给小于所述第1编程电压的验证电压，

在所述第2编程动作之后且所述第3编程动作之前执行的第2验证动作中，向所述第1位线及所述第2位线供给所述第4位线电压，向所述第1配线供给所述验证电压，

在所述第3编程动作之后且所述第4编程动作之前执行的第3验证动作中，向所述第1位线及所述第2位线供给所述第1位线电压，向所述第1配线供给所述验证电压。

5.根据权利要求4所述的半导体存储装置，具备

第3存储器串，包含第3存储单元；及

第3位线，连接于所述第3存储器串；且

所述第1字线连接于所述第3存储单元，

所述控制电路电连接于所述第3位线，

所述控制电路

在所述第1验证动作中，向所述第3位线供给所述第4位线电压，

在所述第2验证动作中，向所述第3位线供给所述第4位线电压，

在所述第3验证动作中，向所述第3位线供给所述第1位线电压。