[发明专利]像素补偿电路及其驱动方法、显示装置

权利要求书

1.一种像素补偿电路，其中，所述像素补偿电路包括：

像素驱动电路，包括驱动晶体管；

检测信号线，与所述像素驱动电路耦接，用于在复位阶段向所述驱动晶体管的源极提供复位信号，以及用于在所述复位阶段后的充电阶段接收所述驱动晶体管的源极电压；

采样模块，包括：与所述检测信号线耦接的开关单元，以及与所述开关单元耦接的第一存储单元和第二存储单元；所述开关单元用于：在复位阶段使得所述第一存储单元与所述检测信号线导通，以使所述第一存储单元存储所述检测信号线上的电压作为基准电压；在所述充电阶段后的采样阶段，使得所述第二存储单元与所述检测信号线导通，以使所述第二存储单元存储所述驱动晶体管的源极电压；

比较计算模块，与所述第一存储单元以及所述第二存储单元耦接；用于：在所述采样阶段，根据所述第一存储单元存储的所述基准电压和所述第二存储单元存储的所述驱动晶体管源极电压的差值，生成采样数据。

2.根据权利要求1所述的像素补偿电路，其中，所述像素补偿电路还包括：

采样电容，用于在所述充电阶段存储所述检测信号线接收的所述驱动晶体管源极电压；所述采样电容的第一级与所述检测信号线耦接，所述采样电容的第二级接地。

3.根据权利要求1或2所述的像素补偿电路，其中，所述第一存储单元包括：

第一存储电容，所述第一存储电容的第一级与所述开关单元和所述比较计算模块的第一输入端耦接，所述第一存储电容的第二级接地；

所述第二存储单元包括：

第二存储电容，所述第二存储电容的第一级与所述开关单元和所述比较计算模块的第二输入端耦接，所述第二存储电容的第二级接地。

4.根据权利要求1或2所述的像素补偿电路，其中，所述开关单元包括：

第一单路控制开关，所述第一单路控制开关的第一端与所述检测信号线耦接，所述第一单路控制开关第二端与所述第一存储单元耦接；

第二单路控制开关，所述第二单路控制开关的第一端与所述检测信号线耦接，所述第二单路控制开关第二端与所述第二存储单元耦接。

5.根据权利要求1或2所述的像素补偿电路，其中，所述开关单元包括：

第一单路控制开关，所述第一单路控制开关的第一端与所述检测信号线耦接；

多路选择开关，所述多路选择开关的输入端与所述第一单路控制开关的第二端耦接；所述多路选择开关包括第一输出端和第二输出端，所述第一输出端与所述第一存储单元耦接，所述第二输出端与所述第二存储单元耦接。

6.根据权利要求1或2所述的像素补偿电路，其中，所述比较计算模块包括：

差分数模转换器，所述差分数模转换器的第一输入端与所述第一存储单元耦接，所述差分数模转换器的第二输入端与所述第二存储单元耦接；用于对所述第一存储单元存储的所述基准电压和所述第二存储单元存储的所述驱动晶体管源极电压进行差分处理，生成所述采样数据。

7.根据权利要求1所述的像素补偿电路，其中，所述像素驱动电路还包括：

数据写入晶体管，所述数据写入晶体管的栅极与第一扫描信号端耦接，所述数据写入晶体管的源极与数据信号端耦接，所述数据写入晶体管的漏极与所述驱动晶体管的栅极耦接；

感测晶体管，所述感测晶体管的栅极与第二扫描信号端耦接，所述感测晶体管的源极与所述检测信号线耦接，所述感测晶体管的漏极与所述驱动晶体管的源极耦接；

第三存储电容，所述第三存储电容的第一级与所述驱动晶体管的栅极耦接，所述第三存储电容的第二级与所述驱动晶体管的源极耦接；

发光器件，所述发光器件的阳极与所述驱动晶体管的源极耦接。

8.根据权利要求1所述的像素补偿电路，其中，所述像素补偿电路还包括：

时序控制模块，与所述比较计算模块耦接，用于根据所述比较计算模块获得的采样数据，生成补偿信号，并根据所述补偿信号向所述像素驱动电路提供数据信号。