[发明专利]具有对称裕量的数据相关感测放大器

权利要求书

1.一种包括偏置发生器电路的结构，所述偏置发生器电路被配置为跨阈值电压偏移在存储器电路的两个逻辑状态之间提供对称裕量。

2.根据权利要求1所述的结构，其中，所述偏置发生器电路包括多路复用器，所述多路复用器被配置为响应于对所述存储器电路的补侧的编程而选择并输出真数据线，并且被配置为响应于对所述存储器电路的真侧的编程而选择并输出补数据线。

3.根据权利要求2所述的结构，其中，所述偏置发生器电路进一步包括三个NMOS晶体管和三个PMOS晶体管，以产生第一偏置信号和第二偏置信号。

4.根据权利要求3所述的结构，其中，所述存储器电路进一步包括感测放大器电路、位于所述真侧的第一裕量分支电路，以及位于所述补侧的第二裕量分支电路。

5.根据权利要求4所述的结构，其中，所述感测放大器电路包括五个PMOS晶体管、一个NMOS晶体管和三个反相器，并且被配置为接收所述第一偏置信号，以保持所述两个逻辑状态之间的对称裕量。

6.根据权利要求4所述的结构，其中，所述第一裕量分支电路包括三个NMOS晶体管，并且被配置为接收感测放大器裕量信号和所述第二偏置信号，以响应于对所述存储器电路的所述补侧的编程而提供控制裕量以平衡裕量电流。

7.根据权利要求4所述的结构，其中，所述第二裕量分支电路包括三个NMOS晶体管，并且被配置为接收感测放大器裕量信号和所述第二偏置信号，以响应于对所述存储器电路的所述真侧的编程而提供控制裕量以平衡裕量电流。

8.根据权利要求1所述的结构，其中，所述存储器电路包括双单元晶体管电路，所述双单元晶体管电路在真侧和补侧之一上被编程，以产生所述两个逻辑状态中的一个逻辑状态。

9.根据权利要求8所述的结构，其中，所述存储器电路进一步包括一次性可编程存储器(OTPM)。

10.一种电路，包括：

偏置发生器电路，其被配置为通过产生第一偏置信号和第二偏置信号来在两个逻辑状态之间提供对称裕量；以及

感测放大器和裕量电路，其被配置为接收所述第一偏置信号和所述第二偏置信号，以响应于对双单元晶体管电路的编程而提供控制裕量以平衡裕量电流。

11.根据权利要求10所述的电路，其中，所述偏置发生器电路包括多路复用器，所述多路复用器被配置为响应于对所述双单元晶体管电路的补侧的编程而选择并输出真数据线，并且被配置为响应于对所述双单元晶体管电路的真侧的编程而选择并输出补数据线。

12.根据权利要求11所述的电路，其中，所述偏置发生器电路进一步包括三个NMOS晶体管和三个PMOS晶体管，以基于所述多路复用器的输出而产生所述第一偏置信号和所述第二偏置信号。

13.根据权利要求12所述的电路，其中，所述感测放大器和裕量电路包括感测放大器电路，所述感测放大器电路包括五个PMOS晶体管、一个NMOS晶体管和三个反相器，并且被配置为接收所述第一偏置信号以保持对称裕量。

14.根据权利要求13所述的电路，其中，所述感测放大器和裕量电路包括第一裕量分支电路，所述第一裕量分支电路包括三个PMOS晶体管，并且被配置为接收感测放大器裕量信号和所述第二偏置信号，以响应于对所述双单元晶体管电路的所述补侧的编程而提供所述控制裕量以平衡所述裕量电流。

15.根据权利要求13所述的电路，其中，所述感测放大器和裕量电路包括第二裕量分支电路，所述第二裕量分支电路包括三个PMOS晶体管，并且被配置为接收感测放大器裕量信号和所述第二偏置信号，以响应于对所述双单元晶体管电路的所述真侧的编程而提供所述控制裕量以平衡所述裕量电流。