[发明专利]半导体结构分析方法

说明书

本发明提供一种半导体结构分析方法，包括：提供一绝缘体上的基底，基底包括上半导体层、下半导体层，以及位于上半导体层和下半导体层之间的氧化层；上半导体层的表面形成测试区块；刻蚀测试区块形成刻蚀槽，刻蚀槽贯穿上半导体层和氧化层；向刻蚀槽填充导电介质形成导电通路；以及利用二次离子质谱分析方法对测试区块进行分析。如此配置，在形成的刻蚀槽中填充导电介质形成导电通路，以连接上半导体层和下半导体层，从而消除测试区块富集大量正电荷形成的电场，在进行二次离子质谱分析时，使二次离子可正常偏向接收器。进一步，通过研究所述测试区块和基底的二次离子信号频谱图，可大致确定氧化层于基底中的位置和氧化层的厚度。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构分析方法。

背景技术

二次离子质谱是一种高灵敏度和高分辨率的表面分析仪器，是半导体集成电路制造和研发阶段必不可少的工具。在28/22/14/12nm等节点的半导体制程中，材料中微量掺杂SiGe、SiP会对应用的器件的特性有重大影响，现有技术通常采用二次离子质谱研究超浅注入和超薄层杂质Ge/B/P元素的分布。

对于LP/HKMG/FinFET等工艺产品，如图1a所示，图1a是现有的二次离子质谱分析示意图，通过调节加载在基底上的电压01至目标值，使基底溅射出的二次离子在电场的作用下偏向二次离子接收器02，完成二次离子质谱分析。

如图1b～1d所示，图1b是现有的FDSOI结构的示意图，图1c是FDSOI结构的主视图，图1d是FDSOI结构的俯视图，相较于LP/HKMG/FinFET等工艺产品，FDSOI(全耗尽绝缘体上硅)在硅基底上会形成一层氧化层03。此外，硅基底的表面形成有测试区域04，如图1e所示，图1e是一种FDSOI结构的二次离子质谱分析示意图，向测试区域不断注入一次离子束给硅基底带来大量的正电荷，由于氧化层03不导电，使硅基底的表面富集大量的正电荷，从而形成电场,使得溅射出的二次离子在所述电场的作用下偏离二次离子接收器02，无法进行二次离子质谱分析。

发明内容

本发明的目的在于提供一种半导体结构分析方法，以解决现有的FDSOI产品无法进行二次离子质谱分析的问题。

为解决上述技术问题，本发明提供一种半导体结构分析方法，其包括：

提供一绝缘体上的基底，所述基底包括上半导体层、下半导体层，以及位于所述上半导体层和所述下半导体层之间的氧化层；所述上半导体层的表面形成测试区块；

刻蚀所述测试区块形成刻蚀槽，所述刻蚀槽贯穿所述上半导体层和所述氧化层；

向所述刻蚀槽填充导电介质形成导电通路；以及

利用二次离子质谱分析方法对所述测试区块进行分析。

可选的，刻蚀所述测试区块形成，形成至少四个所述刻蚀槽。

可选的，将至少四个所述刻蚀槽配置为沿所述测试区块的周向分布。

可选的，刻蚀所述测试区块形成刻蚀槽的步骤包括：利用聚焦离子束工艺刻蚀所述测试区块。

可选的，向所述刻蚀槽填充导电介质形成导电通路的步骤包括：利用聚焦离子束工艺将所述导电介质填充入所述刻蚀槽中。

可选的，利用二次离子质谱分析方法对所述测试区块进行分析的步骤包括：

利用一级离子束轰击所述测试区块，使所述测试区块的表面溅射出次级离子束；

利用探测器接收所述次级离子束，进行二次离子质谱分析。

可选的，在利用一级离子束轰击所述测试区块之前，利用二次离子质谱分析方法对所述测试区块进行分析的步骤还包括；向所述基底加载电源，并调节所述电源的电压至一预定值。

可选的，所述电源的一端接地。