[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及其形成方法，结构包括：提供衬底，所述衬底内具有导电层，所述衬底暴露出导电层表面；在衬底上形成牺牲层；在牺牲层内形成第一开口，所述第一开口暴露出部分导电层表面；形成第一开口之后，在第一开口内形成电互连结构，所述电互连结构填充满所述第一开口；形成电互连结构之后，去除所述牺牲层，在电互连结构之间形成第二开口；在第二开口内形成第一介质层，所述第一介质层封闭所述第二开口顶部以形成为密闭腔。所述方法形成的半导体结构性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

目前，在半导体器件的后段(back end of line，简称BEOL)工艺中，制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连层包括金属互连线和层间介质层(Inter-layer dielectric，简称ILD)，这就需要对上述层间介质层制造沟槽(trench)和连接孔(Via)，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线。

然而，现有的后段工艺还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底内具有导电层，所述衬底暴露出导电层表面；位于衬底上的电互连结构，所述电互连结构位于导电层上；位于电互连结构之间的第二开口；位于第二开口内的第一介质层，所述第一介质层封闭所述第二开口顶部以形成密闭腔。

可选的，还包括：位于衬底和第一介质层之间的第三介质层；所述第二开口还位于所述第三介质层内，部分所述电互连结构还位于第三介质层上。

可选的，所述衬底包括：基底；位于基底上的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；位于器件层上的第二介质层；所述导电层位于第二介质层内，所述导电层与所述器件结构电连接。

可选的，还包括：位于电互连结构上的覆盖层。

相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有导电层，所述衬底暴露出导电层表面；在衬底上形成牺牲层；在牺牲层内形成第一开口，所述第一开口暴露出部分导电层表面；形成第一开口之后，在第一开口内形成电互连结构，所述电互连结构填充满所述第一开口；形成电互连结构之后，去除所述牺牲层，在电互连结构之间形成第二开口；在第二开口内形成第一介质层，所述第一介质层封闭所述第二开口顶部以形成为密闭腔。

可选的，形成第一开口之后，形成电互连结构之前，还包括：对所述牺牲层进行改性处理，形成第一改性层，所述第一改性层材料的溶解度在预设值以上；所述形成方法还包括：形成电互连结构之后，去除所述第一改性层，在电互连结构之间形成第二开口。

可选的，对所述牺牲层进行改性处理的同时，还包括：对所述导电层表面进行改性处理，在导电层表面形成第二改性层。

可选的，对所述牺牲层和导电层表面进行改性处理的工艺包括等离子体氧化工艺。

可选的，所述牺牲层的材料包括碳化硼或碳氮化硼。

可选的，气体包括氧气或臭氧，射频功率范围为200瓦～1000瓦，射频频率范围为0.1兆赫兹～100兆赫兹；温度为20摄氏度～350摄氏度；时间0.5分钟～10分钟。

可选的，所述第一改性层的材料包括三氧化二硼。

可选的，去除所述第一改性层的工艺包括湿法清洗工艺；所述湿法清洗工艺的溶液包括水。

可选的，所述第二改性层的材料包括导电层材料的氧化物。