[发明专利]像素驱动电路、其驱动方法、阵列基板及显示装置

权利要求书

1.一种像素驱动电路，其特征在于，包括：

驱动模块，分别与第一电源端、第一节点、第二节点、栅极信号端和数据写入端电连接，且被配置为在数据写入阶段响应于所述栅极信号端输入的工作电平将所述数据写入端写入的数据信息写入所述第一节点，并在发光阶段根据所述第一节点的电位和所述第一电源端的电位产生驱动发光模块的驱动电流；

存储模块，分别与所述第一电源端和所述第一节点电连接，且被配置为对写入所述第一节点的电压进行存储；

发光模块，分别与所述第二节点和第二电源端电连接，且在所述驱动电流的驱动下进行发光；

第一漏电抑制模块，分别与所述第一节点、所述第二节点、所述栅极信号端和所述第二电源端电连接，且被配置为在所述数据写入阶段响应于所述栅极信号端输入的工作电平将所述第一节点和所述第二节点导通以使数据电压写入所述第一节点，并对所述数据电压进行存储，在所述发光阶段响应于所述栅极信号端输入的非工作电平断开所述第一节点和所述第二节点的电连接，并通过存储的所述数据电压降低所述第一节点和所述第二节点之间的漏电流；

所述第一漏电抑制模块包括第一晶体管、第二晶体管和第一电容，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述栅极信号端电连接，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极、所述第二晶体管的第一极和所述第一电容的第一端均与第三节点电连接，所述第二晶体管的第二极与所述第二节点电连接，所述第一电容的第二端与第二电源端电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

第二漏电抑制模块，分别与所述第一节点、复位控制端、复位电源端、复合控制端和所述第二电源端电连接，所述第二漏电抑制模块被配置为：

在复位阶段，响应于所述复位控制端输入的工作电平和所述复合控制端输入的工作电平将所述第一节点和所述复位电源端导通以使复位电压写入所述第一节点，并对所述复位电压进行存储；

在所述数据写入阶段，响应于所述复合控制端输入的工作电平对所述数据电压进行存储；

在所述发光阶段，响应于所述复位控制端输入的非工作电平和所述复合控制端输入的非工作电平，断开所述第一节点和所述复位电源端的电连接，并通过存储的所述数据电压降低所述第一节点和所述复位电源端之间的漏电流。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路具有第一显示模式和第二显示模式，所述第一显示模式为低频显示模式，第二显示模式为高频显示模式；

在所述第一显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的工作电平对所述数据电压进行存储，在所述第二显示模式下的所述数据写入阶段，所述第二漏电抑制模块响应于所述复合控制端输入的非工作电平断开与所述第一节点的电连接。

4.根据权利要求2所述的像素驱动电路，其特征在于，

所述存储模块包括存储电容，所述存储电容的两端分别与所述第一电源端和所述第一节点电连接。

5.根据权利要求2所述的像素驱动电路，其特征在于，

所述第二漏电抑制模块包括第三晶体管、第四晶体管和第二电容，所述第三晶体管的栅极与所述复位控制端电连接，所述第三晶体管的第一极与所述复位电源端电连接，所述第三晶体管的第二极、所述第四晶体管的第一极和所述第二电容的第一端均与第四节点电连接，所述第四晶体管的栅极与所述复合控制端电连接，所述第四晶体管的第二极与所述第一节点电连接，所述第二电容的第二端与所述第二电源端电连接。

6.根据权利要求1-5中任一项所述的像素驱动电路，其特征在于，所述驱动模块包括：

第五晶体管，栅极与所述栅极信号端电连接，第一极与所述数据写入端电连接，第二极与第五节点电连接；

第六晶体管，栅极与所述第一节点电连接，第一极与所述第五节点电连接，第二极与所述第二节点电连接；

第七晶体管，栅极与发光控制端电连接，第一极与所述第一电源端电连接，第二极与所述第五节点电连接。

7.一种阵列基板，其特征在于，包括权利要求1-6中任一项所述的像素驱动电路。