[发明专利]半导体结构及其制作方法以及DRAM

说明书

本发明提供的一种半导体结构及其制作方法以及DRAM，涉及半导体技术领域，包括半导体衬底；多个下电极，下电极形成在半导体衬底的至少部分区域上；多个下电极分布为多排结构，且相邻排下电极相互交错排布；至少一层支撑件，所述支撑件包括多个支撑开口，每个所述支撑开口均经过可围成六棱形的多个相邻下电极，且该围成六棱形的相邻下电极属于相邻三排。在上述技术方案中，通过将单个支撑开口同时连接相邻近的更多数量下电极，此时便需要支撑开口具备相当的面积，即便整体半导体结构进行缩小化处理，下电极和相应的支撑开口均相应的缩小，由此单个支撑开口所连接的下电极数量维持在较多的水平。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体结构及其制作方法以及DRAM。

背景技术

下电极通常用于集成电路中，缩减下电极的横向尺寸，从而节省有价值的半导体基板面，是半导体技术所追求的方向。为了保证下电极发生倾倒的问题，一般采用支撑层对下电极形成支撑，保持下电极的稳定。但是，随着下电极尺寸的减小，支撑层内相邻支撑开口间的间距也在渐渐减小，支撑开口的间距减小则会导致光刻工艺难度加大，提高制作成本。

发明内容

本发明的目的在于提供一种半导体结构及其制作方法以及DRAM，以解决现有技术中支撑开口的间距减小导致光刻工艺难度加大的技术问题。

本发明提供的一种半导体结构，包括：

半导体衬底；

多个下电极，所述下电极形成在所述半导体衬底的至少部分区域上；多个所述下电极分布为多排结构，且相邻排所述下电极相互交错排布；

至少一层支撑件，所述支撑件包括多个支撑开口，每个所述支撑开口均经过可围成六棱形的多个相邻下电极，且该围成六棱形的相邻下电极属于相邻三排。

本发明还提供了一种DRAM，包括所述半导体结构；所述半导体结构为多个，多个所述半导体结构均匀排布；所述半导体衬底中还包括掩埋沟道阵列晶体管；所述掩埋沟道阵列晶体管的有源区之一与位线连接，另一有源区与所述着陆焊盘电连接。

本发明还提供了一种电子结构的制作方法，包括如下步骤：

提供半导体衬底；

在所述半导体衬底上形成包括至少一个模制氧化层和支撑件交替的叠层结构；

刻蚀所述叠层结构以形成接触孔；

在所述接触孔内形成下电极；

将所述至少一个支撑层图案化以形成支撑件，所述支撑件具有多个支撑开口，每个所述支撑开口均经过可围成六棱形的多个相邻下电极，且该围成六棱形的相邻下电极属于相邻三排。

在上述技术方案中，通过将单个支撑开口同时连接相邻近的更多数量下电极，此时便需要支撑开口具备相当的面积，由此便相当于扩大单个支撑开口的面积。所以，即便整体半导体结构进行缩小化处理，下电极和相应的支撑开口均相应的缩小，由此单个支撑开口所连接的下电极数量维持在较多的水平，那么该支撑开口也可以依旧通过单光刻方式形成，不会提高支撑开口形成工艺的难度，进而保证了制作成本。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例提供的半导体结构的横截面示意图；

图2为本发明一个实施例提供的半导体结构的纵截面示意图。

附图标记：

1、下电极；2、支撑层；3、半导体衬底；