[发明专利]晶圆键合质量检测方法及系统

说明书

本发明提供了一种晶圆键合质量检测方法及系统，检测方法包括如下步骤：提供第一晶圆和第二晶圆，第一晶圆包括叠置的第一硅层和第一键合金属层，第二晶圆包括叠置的第二硅层和第二键合金属层，第一晶圆和第二晶圆通过第一键合金属层与第二键合金属层相互键合以形成测试结构；对测试结构进行电流电压测试，得到测试结构的电流电压测试曲线，并根据电流电压测试曲线表征测试结构的键合质量。本发明针对低温键合晶圆界面的质量评估需求，通过对测试结构进行电流电压测试，实现了对晶圆键合质量快速且无损的表征，揭示了键合界面的电学特性，对于三维单片集成工艺的开发具有重要意义。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种晶圆键合质量检测方法及系统。

背景技术

在过去的50多年里，“摩尔定律”一直引领着集成电路的发展。然而，由于光刻极限尺寸、互连延迟和工艺波动等工艺问题，“摩尔定律”的发展正逼近物理极限。为了进一步提高集成度并减小互连延迟，三维单片集成(M3D)已成为一种新的发展趋势。在三维单片集成工艺中，上一层器件在下层器件制造好后依次序垂直制造，各层器件间通过层间淀积实现晶圆键合、单片层间通孔实现垂直互连。该工艺不但能大幅减少互连延迟、增加芯片集成度，还提供了混合多种器件技术以构建高复杂度系统的可能性。此外，三维单片集成还具有更小的接触孔尺寸和高对准精度，因而可实现晶体管粒度的立体集成。

目前，三维单片集成需要采用低温金属键合对各层器件进行键合，低温金属键合质量的好坏直接决定了三维单片集成工艺的成败。高质量键合工艺一般需要原子级清洁的光滑键合表面。尽管如此，低温键合仍然会产生本征或外在的空洞缺陷，从而影响键合界面的质量。对于低温键合晶圆界面质量的评估是三维单片集成制备的关键。

然而，现有的晶圆键合界面质量表征技术大都是具有破坏性的直接针对表面的分析方法，例如，扫描电子显微镜法、透射电镜法以及俄歇电子谱法等。上述分析方法都需要对测试样品进行破坏性的制样，从而直接对暴露出的键合界面进行表征。而其他非破坏性的分析方法，例如，键合成像，如红外成像法、超声波扫描法以及X射线成像法等，则具有成本较高且复杂耗时的缺点。更重要的是，这些方法无法直接揭示键合界面的电学特性。

因此，有必要提出一种新的晶圆键合质量检测方法及系统，解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆键合质量检测方法及系统，用于解决现有技术中无法高效地对键合界面进行非破坏性检测并揭示其电学特性的问题。

为实现上述目的及其它相关目的，本发明提供了一种晶圆键合质量检测方法，其特征在于，包括如下步骤：

提供第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成测试结构；

对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。

作为本发明的一种可选方案，对所述测试结构进行所述电流电压测试的方法包括：提供第一电极与第二电极，所述第一电极与所述第一硅层形成肖特基接触，所述第二电极与所述第二硅层形成肖特基接触；将所述第二电极接地，并对所述第一电极施加测试电压，收集所述测试结构在不同测试电压下的电流值，以得到所述测试结构的电流电压测试曲线。

作为本发明的一种可选方案，所述第一电极包括压力探针，所述第二电极包括金属基座。

作为本发明的一种可选方案，根据所述电流电压测试曲线表征所述测试结构的键合质量的方法包括：根据由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量。