[发明专利]一种针对AVS2硬件编码器实时流水架构电路

说明书

本公开涉及硬件视频编码器设计技术领域，具体提供了一种针对AVS2硬件编码器实时流水架构电路，包括：一个用于获取编码树单元CTU的skip参考像素的skip模块单元；一个从DDR内存中获取原始编码信息的获取单元；一个用于对CTU进行整像素搜取的整像素搜取单元；一个用于对CTU进行分像素搜取的分像素搜取单元；一个用于对帧内模式进行快速预选的帧内模式预决策单元；一个模块决策单元；一个用于CTU处理后输出结果到DDR内存的去块效应单元以及样本自适应偏置单元；一个用于将熵编码压缩语法和残差到DDR内存的算术熵编码单元；整像素搜取单元位于所述分像素搜取单元和所述获取单元的一级流水之间；skip模块单元位于所述模块决策单元和所述获取单元的两级流水之间。

技术领域

本公开涉及硬件视频编码器设计技术领域，更为具体来说，本公开涉及一种针对AVS2硬件编码器实时流水架构电路。

背景技术

目前主流硬件编码器基本都会采用基于流水的硬件编码器设计方法，包括AVS/AVS+、H.264、H.265等标准的硬件编码器芯片或FPGA产品，比如在H.264中采用的宏块MB级流水设计、AVS硬件编码器采用的宏块MB级流水结构等。在这些结构中根据标准的功能，可以分为不同阶段实现流水处理，最终达到对应的目标要求。

现有的技术方案虽然是流水结构，不过针对AVS2视频编码标准，这些方案存在以下方面的不足或缺点：

第一，由于AVS2标准比H.264、AVS等标准更加复杂，同时与H.265标准不同，现有的这些标准对应CTU或MB级流水结构满足AVS2功能要求，比如AVS2支持SAO，而H.264、AVS标准没有该功能。新增加的功能模块如何设计高效的流水结构需要针对性考虑。

第二，现有的结构受所对应标准算法的影响，复杂度可能较低，在硬件设计时可以将不同功能模块集成在一级CTU级或MB级流水。然而，同样类似的编码工具在AVS2中更加复杂，比如帧内模式粗选模块等，所以这些方法无法直接应用于AVS2硬件设计中，需要针对新标准的复杂特性以及性能要求，设计针对性的流水结构。

第三，现有的流水结构是根据当时标准工具特性以及当时FPGA或芯片工艺约束下进行设计，中间存在诸多折衷和约束，比如带宽资源限制、主频吞吐率低使得许多编码功能无法单独作为一级流水、实现高并行度方案等，这些都会导致无法充分发挥编码标准的性能。现在面对高清/超高清高质量视频编码要求，以及在新的工艺和更大的FPGA条件下，对新标准更多的功能有机会设计更加灵活的CTU级流水结构，实现更好的性能。

发明内容

为解决现有技术中的没有考虑AVS2视频编码标准特性的技术问题。

为实现上述技术目的，本公开提供了一种针对AVS2硬件编码器实时流水架构电路，包括：

一个用于获取编码树单元CTU的skip参考像素的skip模块单元；

一个从DDR内存中获取原始编码信息的获取单元；

一个用于对CTU进行整像素搜取的整像素搜取单元；

一个用于对CTU进行分像素搜取的分像素搜取单元；

一个用于对帧内模式进行快速预选的帧内模式预决策单元；

一个模块决策单元；

一个用于CTU处理后输出结果到DDR内存的去块效应单元以及样本自适应偏置单元；

一个用于将熵编码压缩语法和残差到DDR内存的算术熵编码单元；

所述整像素搜取单元位于所述分像素搜取单元和所述获取单元的一级流水之间；

所述skip模块单元位于所述模块决策单元和所述获取单元的两级流水之间；