[发明专利]一种可重构的运算放大器

说明书

本发明公开了一种可重构的运算放大器，包括套筒式共源共栅运算放大器结构，套筒式共源共栅运算放大器结构中部分MOS管各自的漏极和源极之间分别连接有开关，通过控制开关的闭合和断开切换于共源共栅运算放大器、差分单管放大器两种工作状态。本发明大大提高了运算放大器的可复用性，减少了额外的设计开销，由于设计是在共源共栅运算放大器的基础上设计的，不会增加额外的功耗。

技术领域

本发明涉及运算放大器领域，具体是一种可重构的运算放大器。

背景技术

在混合信号领域中，运算放大器的应用十分广泛，其中一个重要应用领域是模数转换器(ADC)，自然界的信号大多是模拟信号，模数转换器能将模拟信号转化成数字信号，供给数字处理器(DSP)处理，目前一些主流ADC如流水线型模数转换器(pipelineADC)、delta-sigmaADC，都需要用到运算放大器，ADC的精度和速度很大程度上受到运算放大器速度和精度的制约。

流水线型模数转换器目前主要占据着高速中高精度的ADC市场，是一种多步比较获得数字输出结果的ADC结构。以12级流水线为例，其基本框图如图1所示，前十一级Stage1—Stage11每一级均为1.5bit结构，每一级都留有0.5bit的冗余位来消除比较器直流失调等非理想因素引起的误差，最后一级为1bit的比较器ADC，每一级流水线由子ADC，子数模转换器(子DAC)以及倍乘数模转换器(MDAC)模块组成。流水线型模数转换器的基本工作原理如下：模拟输入首先由第一级采样保持电路采样保持，经过第一级的子ADC获得第一级的数字输出，接着第一级的模拟输入减去第一级的数字输出后得到一个余差信号，余差信号经过MDAC放大并采样保持作为下一级的输入，第二级重复相应的过程，即输出第二级的数字输出，第二级输入减去数字输出得到余差信号，经过MDAC采样保持后作为下一级的输入，这个过程一直持续到最后一级流水线输出数字信号，最后再通过数字的输出对齐电路将各级的数字输出对齐即可获得完整的数字输出。在整个流水线ADC工作工程中，MDAC是最重要的模块，其包含有运算放大器以及采样、反馈电容，运算放大器直接影响了整个ADC的速度和精度。

现在的流水线ADC一般分为带校准的以及不带校准的，对于带校准的ADC中，运算放大器的增益要求不需要那么高，但数字校准电路带来了额外的面积和功耗开销，一般在比特数较高的ADC中会使用校准电路；而在不带校准的ADC中，由于运算放大器增益有限的影响，ADC各级之间存在级间增益误差，即实际的级间增益与理想的级间增益之间存在偏差。级间增益误差的大小直接受到运算放大器直流增益的影响，当运算放大器增益较低时，级间增益误差会较大，这时整个流水线ADC的有效比特数会下降，严重影响了ADC的性能，因此在不校准的电路中，一般都要求运算放大器有着特别高的增益。

除了增益以外，带宽也是运算放大器的一个重要指标，影响着电路的速度。对于高速输入的信号，要求运算放大器拥有较大的带宽，增益和带宽两个指标是精度和速度的折中，在不同的应用场景中对两者有不同的要求。如果能够对增益和带宽按照应用需求进行重构，那么将省下大量的设计时间，

目前，对可重构运算放大器已有了一定的研究。传统的可重构放大器一般是通过开关控制尾电流源，进而控制跨导，由于电流改变引起晶体管的阻抗发生变化，导致带宽发生改变，而增益基本保持不变，从而实现增益带宽积(GBW)的可重构，传统方法可重构的幅频特性曲线如图2所示。