[发明专利]后备域数据保护的电路及其方法

说明书

本申请涉及一种集成电路领域，提供了一种后备域数据保护的电路及其方法，该电路包括：第一至第四PMOS晶体管、非逻辑门和与逻辑门，第一PMOS晶体管的漏极连接主电源，源极连接第二PMOS晶体管的源极，第二PMOS晶体管的漏极连接后备域网络，第一PMOS晶体管和第二PMOS晶体管的栅极均连接非逻辑门的输出端，非逻辑门的输入端连接第一控制信号；第三PMOS晶体管的漏极连接备用电源，源极连接第四PMOS晶体管的源极，第四PMOS晶体管的漏极连接后备域网络，第三PMOS晶体管的栅极连接与逻辑门的输出端，第四PMOS晶体管的栅极和与逻辑门的第一输入端连接第一控制信号，与逻辑门的第二输入端连接第二控制信号。本申请可以用于持续保护后备域数据。

技术领域

本申请涉及一种集成电路领域，更涉及一种后备域数据保护的电路及其方法。

背景技术

嵌入式集成电路领域中，后备域用于存储用户的数据，为了保护数据，需要使后备域在主电源掉电时仍能正常工作，此时往往通过外加电池或者电容作为备用电源。使用电池可供电时间更长，使用电容可以给电容充电实现循环供电，两种方法适用不同场景，对应的实现电路也不同。

目前的后备域数据保护方法中，还缺少用户无需添加外围电路就可选择使用电池或者电容作为备用电源的实现方法。

并且一些开关选择电路使用过多的无源器件，功耗和成本高。

因而现有的后备域数据保护的实现方法还有待改进和提高。

发明内容

本申请的目的在于提供一种后备域数据保护的电路及其方法，提供了三种电源供电模式，可以用于可持续保护后备域数据。

本申请公开了一种后备域数据保护的电路，包括：第一至第四PMOS晶体管、非逻辑门和与逻辑门，其中：

所述第一PMOS晶体管的漏极连接主电源，源极连接所述第二PMOS晶体管的源极，所述第二PMOS晶体管的漏极连接后备域网络，所述第一PMOS晶体管和所述第二PMOS晶体管的栅极均连接所述非逻辑门的输出端，所述非逻辑门的输入端连接第一控制信号；

所述第三PMOS晶体管的漏极连接备用电源，源极连接所述第四PMOS晶体管的源极，所述第四PMOS晶体管的漏极连接所述后备域网络，所述第三PMOS晶体管的栅极连接所述与逻辑门的输出端，所述第四PMOS晶体管的栅极和所述与逻辑门的第一输入端连接所述第一控制信号，所述与逻辑门的第二输入端连接第二控制信号。

在一个优选例中，所述后备域网络分别为所述非逻辑门和所述与逻辑门提供电源。

在一个优选例中，所述第一至第四PMOS晶体管分别具有从其漏极指向源极的寄生二极管。

在一个优选例中，通过寄存器配置提供所述第二控制信号。

在一个优选例中，所述备用电源为电池或电容。

本申请公开了一种后备域数据保护的方法，采用上述的后备域数据保护电路，该方法包括：

所述主电源上电时，所述第一控制信号提供高电平，使得所述第四PMOS晶体管关闭，所述第一控制信号经过所述非逻辑门输出低电平，使得所述第一PMOS晶体管和所述第二PMOS晶体管导通；

所述主电源断电时，所述第一控制信号提供低电平，所述第一控制信号经过所述非逻辑门输出高电平，使得所述第一PMOS晶体管和所述第二PMOS晶体管关闭，所述第一控制信号使得所述第四PMOS晶体管导通并经过所述与逻辑门输出低电平，使得所述第三PMOS晶体管导通，所述备用电源供电。

在一个优选例中，所述主电源上电时，进一步包括：

当所述备用电源为电池时，所述第二控制信号提供高电平，经过所述与逻辑门输出高电平，使得所述第三PMOS晶体管关闭，所述备用电源与所述后备域网络之间断开，所述备用电池不被充电。