[发明专利]SWP主接口电路及终端

权利要求书

1.一种SWP主接口电路，其特征在于，包括：

SWP主接口；

电压脉冲发射单元，所述电压脉冲发射单元与所述SWP主接口相连，用于控制所述SWP主接口向SWP从接口发送电压脉冲信号；

电流发射单元，所述电流发射单元与所述电压脉冲发射单元相连，用于生成第一电流调制信号，并将所述第一电流调制信号发送至电流接收单元；

电流接收单元，所述电流接收单元分别与所述SWP主接口、所述电压脉冲发射单元及所述电流发射单元相连，用于基于电流阈值接收第一电流调制信号，并根据接收的所述第一电流调制信号输出数字调制信号；

性能检测单元，所述性能检测单元与所述电流接收单元连接，用于根据所述数字调制信号对SWP主接口电路的性能进行检测；

所述电流接收单元还用于：在所述SWP主接口发送电压脉冲信号时，基于电流阈值从所述SWP主接口接收所述SWP从接口发送的第二电流调制信号；所述SWP主接口电路，还包括：阈值调节单元；所述阈值调节单元与所述电流接收单元连接，用于对所述电流阈值进行调节。

2.根据权利要求1所述的电路，其特征在于，所述电流发射单元，包括：

第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管，第十NMOS晶体管、第十一NMOS晶体管、第一PMOS晶体管及第二PMOS晶体管；

所述第一NMOS晶体管的漏极分别与所述电压脉冲发射单元、所述SWP主接口及所述电流接收单元相连，所述第一NMOS晶体管的源极与所述第二NMOS晶体管的漏极连接，所述第一NMOS晶体管的栅极用于输入控制信号，所述第二NMOS晶体管的栅极分别与所述第三NMOS晶体管的栅极、所述第三NMOS晶体管的漏极及所述第一PMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极分别与所述第二PMOS晶体管的栅极、所述第二PMOS晶体管的漏极、所述第九NMOS晶体管的漏极、所述第十NMOS晶体管的漏极、所述第十一NMOS晶体管的漏极及所述第四NMOS晶体管的漏极相连，所述第九NMOS晶体管的栅极、所述第十NMOS晶体管的栅极、所述第十一NMOS晶体管的栅极连接第一调节端，所述第九NMOS晶体管的源极与所述第五NMOS晶体管的漏极连接、所述第十NMOS晶体管的源极与所述第六NMOS晶体管的漏极连接、所述第十一NMOS晶体管的源极与所述第七NMOS晶体管的漏极连接，所述第四NMOS晶体管的栅极、所述第五NMOS晶体管的栅极、所述第六NMOS晶体管的栅极、所述第七NMOS晶体管的栅极、所述第八NMOS晶体管的漏极及所述第八NMOS晶体管的栅极用于输入第一参考电流，所述第一PMOS晶体管的源极及所述第二PMOS晶体管的源极与电源端相连，所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极、所述第六NMOS晶体管的源极、所述第七NMOS晶体管的源极及所述第八NMOS晶体管的源极与地端相连；

所述电流发射单元，具体用于通过所述第一调节端生成第一电流调制信号，并通过所述控制信号将所述第一电流调制信号发送至所述电流接收单元。