[发明专利]基于OpenCL的FPGA一维信号识别神经网络加速方法

说明书

一种基于OpenCL标准在FPGA上对信号识别卷积神经网络的加速方法，在CPU主机端构建一维卷积神经网络；一维信号数据和训练得到用于信号数据卷积的权重和偏置数据，读入到FPGA全局内存；每进入卷积神经网络一层，将计算所需数据读入到FPGA全局内存，并调用相应核函数在FGPA上做运算，运算结束后将结果返回CPU主机端；整个卷积神经网络运算结果返回CPU，并记录运算耗时。本发明CPU+FPGA异构架构能更好的实现高性能并行计算，同时FPGA具有很大的数据吞吐量，对浮点的计算能力高于CPU的计算能力，更适合数据密集型计算任务，在保持神经网络算法精确度的情况下，大幅提高了卷积神经网络算法速度。

技术领域

本发明属于无线通信技术领域，特别涉及一种基于OpenCL的FPGA异构平台对一维信号识别的卷积神经网络的加速方法。

背景技术

近年来，通信技术迅猛发展，为了满足用户的不同需求，充分利用通信资源，提高频谱利用率，通信信号的体制、调制方式变得多样化和复杂化，同一空间的信号也变得越来越密集。在电子战通信情报截获接收机的设计中，获得接收的通信信号的调制方式，为解调器选择解调算法提供参考依据，有助于电子战中最佳干扰样式或干扰抵消算法的选择，以保证友方通信，同时破坏和抑制敌方通信，实现通信对抗的目的。

基于深度学习的信号识别已经逐渐得到应用，深度学习算法具有准确率高、算法易于训练等特征，传统的深度学习算法主要计算工具是CPU，因为CPU的通用性好，硬件架构已经成熟。由于规模不断壮大的可训练数据集和不断创新的神经网络结构，卷积神经网络的准确度和性能都得到了显着提高，但是随着卷积神经网络网络结构变得越来越复杂，对于运行神经网络的硬件的计算能力和能耗的要求也越来越高，从而诞生了并行计算加速系统。虽然基于ASIC的并行计算加速器具有更高的计算效率，但其本身灵活性不足，面对多种并行计算算法的时候，FPGA可重构性的特定更能适应。

FPGA具有可编程、高集成度、高速和高可靠性等优点，已不断被尝试用来加速神经网络。OpenCL是基于传统C语言的异构计算语言，可运行在CPU、GPU、PFGA和DSP等加速处理器上，具有较高的语言抽象层次，使用OpenCL开发FPGA既保持了HLS语言开发难度低的特性，又因OpenCL在编译过程中采用细粒度的流水线的模式进行编译，很好地利用了FPGA流水线的优势。但是由于图计算中常见的图的Power-Law特性、图节点之间的通信、随机访存等问题，都会导致系统性能下降。如何使用OpenCL开发一个基于FPGA的高效的图计算系统显得尤为困难和重要。

发明内容

本发明要解决的技术问题在于提供一种基于OpenCL的FPGA一维信号识别神经网络加速方法，该加速方法解决了现有技术中存在的不足，能够在异构设备上实现对信号数据进行识别。

为了解决上述技术问题，本发明通过以下方式来实现：

基于OpenCL的FPGA一维信号识别神经网络加速方法，具体包括以下步骤：

S1)在CPU主机端构建一维卷积神经网络；

S2)读入一维信号数据和训练得到用于信号数据卷积的权重和偏置数据，读入到FPGA全局内存；

S3)每进入卷积神经网络一层，将计算所需的数据读入到FPGA全局内存，并调用相应的核函数在FGPA上做运算，运算结束后将结果返回CPU主机端；

S4)整个卷积神经网络运算结果返回CPU，并记录运算耗时。

优选的，本发明步骤3)卷积神经网络中，卷积层的卷积核大小为3*1，步长为1，feature map从1到32，使用二维计算单元维度来进行一维数据的计算，外加8向量化并行优化加速，工作组大小设置为64；