[发明专利]记忆体元件

说明书

一种记忆体元件包括基板，第一栅极结构及第二栅极结构，第一、第二、第三源极/漏极结构，栅极间隔件，第一通孔及第二通孔，以及半导体层。第一栅极结构及第二栅极结构在基板上方。第一、第二、第三源极/漏极结构在基板上方，其中第一及第二源极/漏极结构在第一栅极结构的相对侧上，第二及第三源极/漏极结构在第二栅极结构的相对侧上。栅极间隔件在第一及第二栅极结构的相对侧壁上。第一通孔及第二通孔分别在第一栅极结构及第二栅极结构上方，其中第一通孔与第一栅极结构接触。半导体层在第二通孔与第二栅极结构之间。

技术领域

本揭露是关于一种记忆体元件。

背景技术

集成电路(IC)有时包括一次性可程序化(one-time-programmable；OTP)记忆体元件以提供非挥发性记忆体(NVM)，其中当IC断电时不丢失数据。一种类型的NVM包括通过使用连接到其他电路元件的介电材料(氧化物等等)的层整合到IC中的反熔丝位元。为了程序化反熔丝位元，程序化电场跨介电材料层施加以实质上改变(例如，破坏)介电材料，因此减小介电材料层的电阻。通常，为了决定反熔丝位元的状态，读取电压跨介电材料层施加并且读取结果电流。

发明内容

在本揭示的一些实施例中，记忆体元件包括基板，第一栅极结构及第二栅极结构，第一、第二、第三源极/漏极结构，多个栅极间隔件，第一通孔及第二通孔，及半导体层。第一栅极结构及第二栅极结构在基板上方。第一、第二、第三源极/漏极结构在基板上方，其中第一及第二源极/漏极结构在第一栅极结构的相对侧上，第二及第三源极/漏极结构在第二栅极结构的相对侧上。栅极间隔件在第一及第二栅极结构的相对侧壁上。第一通孔及第二通孔分别在第一栅极结构及第二栅极结构上方，其中第一通孔与第一栅极结构接触。半导体层在第二通孔与第二栅极结构之间，其中该半导体层及该第二通孔形成一肖特基二极管。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭示的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。

图1是根据一些实施例的记忆体元件的示意图；

图2A是根据一些实施例的对记忆体元件执行程序化操作的示意图；

图2B是根据一些实施例的对记忆体元件执行读取操作的示意图；

图3是根据一些实施例的对记忆体元件执行读取操作的示意图；

图4A是根据一些实施例的记忆体元件的俯视图；

图4B至图4G是根据一些实施例的图4A的记忆体元件的横截面图；

图5A至图17D示出了根据本揭示的一些实施例的制造记忆体元件的各个阶段中的方法；

图18A至图18C是根据一些实施例的记忆体元件的横截面图；

图19A及图19B示出了根据本揭示的一些实施例的制造记忆体元件的方法；

图20示出了根据本揭示的一些实施例的通过引入肖特基二极管字线及OTP记忆体单元的晶体管的OTP记忆体单元的泄漏电流减少的模拟结果。

【符号说明】

10:记忆体元件

20:记忆体元件

30:记忆体元件

40:记忆体元件

100:基板

106:隔离结构

112:栅极介电层

114:功函数金属层

116:填充金属